基于PCI總線的靈活的T1/E1接口板設(shè)計(jì)

中國(guó)海洋大學(xué) 266101

摘要：本文主要介紹了某型號(hào)的路由器的T1接口板的設(shè)計(jì)，介紹了T1到PCI總線的實(shí)現(xiàn)方案以及詳細(xì)的實(shí)現(xiàn)方法，并根據(jù)選型的核心協(xié)議轉(zhuǎn)換芯片的特點(diǎn)，對(duì)電路板進(jìn)行了冗余設(shè)計(jì)，以實(shí)現(xiàn)根據(jù)客戶要求可以將本電路板實(shí)現(xiàn)4T1或者2T1靈活硬件配置，節(jié)省了成本；同時(shí)也為將來(lái)使本接口電路板兼容E1協(xié)議做了兼容設(shè)計(jì)。本文中包含了接口電路板的設(shè)計(jì)方案，包括關(guān)鍵器件，單板詳細(xì)接口，硬件對(duì)外接口等。

關(guān)鍵詞：PCI接口；T1/E1；兼容性設(shè)計(jì)

引言：本文主要介紹了基于由背板的PCI總線延伸出的T1/E1兼容接口電路單板的兼容性設(shè)計(jì)方案，以一種電路板的PCB設(shè)計(jì)，配合不同的BOM和邏輯軟件，來(lái)實(shí)現(xiàn)兼容3種接口數(shù)量的接口板；本文內(nèi)容包括關(guān)鍵器件，單板的詳細(xì)結(jié)構(gòu)，硬件對(duì)外接口等。

1.概述

本接口電路板的設(shè)計(jì)目的是為了擴(kuò)充某型號(hào)路由器的廣域網(wǎng)接口類型和數(shù)量，實(shí)現(xiàn)1路、2路、或者4路T1/CT1/PRI數(shù)據(jù)收發(fā)。

物理層LIU + FRAMER芯片采用Infineon公司的PEB2256；HDLC控制器和PCI橋采用華為海思開(kāi)發(fā)ASIC芯片SD701；邏輯芯片采用Lattice公司的ispLSI2192VE。

由于采用的PEB2256和SD701特性，本電路板通過(guò)灌注不同邏輯軟件，可以轉(zhuǎn)變?yōu)镋1接口電路板。

2.詳細(xì)結(jié)構(gòu)

4T1接口板的邏輯功能框圖如下所示：

2T1接口板：基本結(jié)構(gòu)與4T1相同，由于用了4T1接口板PCB：因此2路用戶端口分別采用4T1的0、1端口，分別對(duì)應(yīng)SD701的物理端口PORT0、1.每路端口結(jié)構(gòu)與4T1相同。

1T1接口板：基本結(jié)構(gòu)與4T1相同，由于采用4T1的PCB圖，因此路用戶端口采用4T1的0端口，對(duì)應(yīng)于SD701的物理端口PORT0，結(jié)構(gòu)與4T1相同。

（1） 4T1 接口板模塊詳細(xì)描述

4T1接口板作為路由器的擴(kuò)充接口插板，實(shí)現(xiàn)4個(gè)廣域網(wǎng)物理接口。

接口板通過(guò)PCI總線與主板相連，連接器的管腳信號(hào)定義參考了CPCI32位信號(hào)定義，在它的基礎(chǔ)上做了一些修改，以適應(yīng)路由器的特殊應(yīng)用。與主板的接口包括PCI總線接口。接口板用到的+3.3V電源由主板直接供給，+1.5V電源由接口板上電源轉(zhuǎn)換單元提供。

4T1有4路CT1/PRI端口，每一路端口的FRAMER+LIU接口模塊和驅(qū)動(dòng)用四門子公司的PEB2256芯片加PULSE公司的T1144變壓器實(shí)現(xiàn)，這部分電路對(duì)4路來(lái)說(shuō)是相同的。其中，接口電路還包括阻抗匹配和防護(hù)電路。4路端口的HDLC控制器由SD701實(shí)現(xiàn)。

SD701有16個(gè)物理端口（PORT），4T1的4個(gè)物理端口占用SD701的PORTO到PORT3，HDLC通道可以通過(guò)配置SD701內(nèi)部寄存器來(lái)實(shí)現(xiàn)任意通道的分配和捆綁。

以下將只詳細(xì)說(shuō)明PORT 0的原理結(jié)構(gòu)，其它3個(gè)端口只進(jìn)行簡(jiǎn)單說(shuō)明，給出端口的管腳分配。

（2） PCI橋模塊（PCI/Local Bus接口）

PCI橋模塊的功能是實(shí)現(xiàn)PCI接口，在路由器主機(jī)的PCI接口上，同時(shí)實(shí)現(xiàn)PCI總線到Local Bus（局部總線）的轉(zhuǎn)換。

PCI接口完成接口板與路由器主機(jī)間的數(shù)據(jù)交換；主機(jī)CPU通過(guò)PCI總線到Local Bus的轉(zhuǎn)換，用Local Bus總線訪問(wèn)接口板上CPLD和PEB2256，進(jìn)行芯片初始化和控制，并讀取相關(guān)寄存器內(nèi)信息。

（3） HDLC控制器模塊

HDLC控制器模塊由ASIC芯片SD701來(lái)實(shí)現(xiàn)。SD701包含PCI接口部分、局部總線接口部分、16路串行物理端口。在4T1單板中，使用其中的4個(gè)物理端口。SD701的內(nèi)部包括PCI接口、DMA模塊、FIFO模塊、PPU模塊、LayerOne接口以及Local Bus組成。

物理端口的工作流程如下：在發(fā)送時(shí)，產(chǎn)生DMA請(qǐng)求信號(hào)請(qǐng)求PCI總線的使用，把指定的主存中的數(shù)據(jù)傳送到SD701的發(fā)送FIFO中，完成數(shù)據(jù)的串行化后通過(guò)串行物理接口傳送到與之連接的Framer模塊；在接收時(shí)，把從Framer模塊接收到的數(shù)據(jù)進(jìn)行整理，完成數(shù)據(jù)的串并轉(zhuǎn)換，并存儲(chǔ)到SD701內(nèi)部的接收FIFO中，當(dāng)接收的數(shù)據(jù)量溢出預(yù)先設(shè)置的標(biāo)志后，產(chǎn)生DMA請(qǐng)求信號(hào)申請(qǐng)PCI總線的使用，把接收FIFO中的數(shù)據(jù)傳送到指定的主存中。

（4） CPLD

CPLD模塊是接口板邏輯控制核心，主要作用包括生成片選信號(hào)送給PEB2256芯片用于尋址；LED指示燈控制；時(shí)鐘、中斷、復(fù)位信號(hào)的接收、分配；接口板、PCB板、CPLD邏輯版本的接收上報(bào)。

邏輯中設(shè)16個(gè)8位寄存器。本接口板的ID在CPLD中預(yù)置。邏輯中，版本寄存器為只讀模式。PCB版本直接由PCB板提供，通過(guò)特定管腳的拉高或拉低來(lái)實(shí)現(xiàn)。PCB版本標(biāo)識(shí)是4位比特表示，第一板為“0001”。

為了使得4T1、2T1、1T1共用一個(gè)邏輯代碼，邏輯中接口板版本寄存器分成兩部分，其中，高6位為類號(hào)，表示為上述的T1接口板，低2位為區(qū)分號(hào)，具體表示為一塊板，這低2位直接由PCB板提供，通過(guò)清單來(lái)控制特定管腳的拉高或拉低來(lái)實(shí)現(xiàn)。

（5） 用戶接口模塊

主要包括PEB2256（含LIU和FRAMER單元）、變壓器、防護(hù)和匹配電路，用于防雷以及在T1線路上的碼流收發(fā)精變壓器隔離輸入、輸出B8ZS/AMI碼。

PEB2256可以獨(dú)立設(shè)置接收碼型和發(fā)送碼型，通過(guò)設(shè)置寄存器實(shí)現(xiàn)。

靈活性設(shè)計(jì)之2T1描述：

2T1接口板有兩路T1接口，共用4T1單板的PCB，端口0對(duì)應(yīng)4T1單板的通道0，端口1對(duì)應(yīng)4T1單板的通道1。原理同4T1單板，與4T1單板有區(qū)別的僅僅是清單。

注意，其中CPLD代碼與4T1一樣，但是碼中與通道2、3有關(guān)的均不能使用，并注意維持寄存器中這兩個(gè)通道控制和通信位為復(fù)位狀態(tài)。

靈活性設(shè)計(jì)之1T1模塊詳細(xì)描述：

1T1接口板有一路T1接口，共用4T1單板的PCB，端口對(duì)應(yīng)4T1單板的通道0。原理同4T1單板，與4T1單板有區(qū)別的僅僅是清單。

注意，其中CPLD代碼與4T1一樣，但是碼中與通道3、2、1有關(guān)的均不能使用，并注意意維持寄存器中這3個(gè)通道控制和通信位為復(fù)位狀態(tài)。

（6） 總線設(shè)計(jì)

主板與接口板的連接是通過(guò)PCI總線，并通過(guò)PCI總線訪問(wèn)SD701內(nèi)部寄存器；主板對(duì)接口板上其它器件寄存器的讀寫是采用Local Bus進(jìn)行的。

（7） 時(shí)鐘分配

T1接口板上有一個(gè)2.048MHz晶，給PEB2256提供工作時(shí)鐘。本晶振的2.048M時(shí)鐘通過(guò)

PEB2256鎖相環(huán)變?yōu)?.544MHz，同時(shí)也為兼容E1創(chuàng)造條件。

3.總結(jié)

本接口板通過(guò)合理的關(guān)鍵器件選型，以及相關(guān)的兼容設(shè)計(jì)，實(shí)現(xiàn)了一次設(shè)計(jì)三種接口電路板的目的，以很低的PCB印刷成本的增加，避免了重復(fù)設(shè)計(jì)并降低了物料管控成本，同時(shí)兼容E1的設(shè)計(jì)也使本電路板的設(shè)計(jì)實(shí)用性得到了很大的增強(qiáng)。

參考文獻(xiàn)

[1]《高速電路設(shè)計(jì)實(shí)踐》，王劍宇，電子工業(yè)出版社

[2]《高速電路信號(hào)完整性分析與設(shè)計(jì)》，陳偉、周鵬，電子工業(yè)出版社

[3]《信號(hào)完整性分析》，伯格丁，電子工業(yè)出版社

[4]《基于FPGA的數(shù)字信號(hào)處理》，高亞軍，電子工業(yè)出版社

[5]《PCI局部總線開(kāi)發(fā)者指南》，李貴山、戚德虎，西安電子科技大學(xué)出版社

[6]《PCB Design for Real-World EMI Control》，Bruce Archambeault，JamesDrewniak，Kluwer AcademicPublishers