四通道數字下變頻器ASIC設計

劉 翔 袁子喬

(西安電子工程研究所 西安 710100)

0 引言

DDC是軟件無線電［1］的核心技術之一，它位于前端中頻采樣ADC與后端通用DSP器件之間，主要完成混頻、濾波和重采樣，將中頻數字信號下變頻至零中頻基帶信號，并使信號速率降至通用DSP器件能夠處理的速率，使設計更容易實現。隨著大型相控陣雷達［2］的發展和上千陣元雷達的出現，雷達前端需要大量采用ADC芯片和DDC處理通道，因此將處理過程相對簡單但運算量較大的DDC模塊進行ASIC設計，對于降低相控陣雷達接收通道的成本，有著非常重要的作用。

本文介紹了可配置的四通道DDC ASIC芯片的開發和設計，該DDC芯片對接ADI公司的四通道串行ADC芯片AD9633(12bit)或AD9253(14bit)的四路輸出，芯片內部包括高速串并轉換模塊、CORDIC混頻模塊、多抽取率低通濾波器模塊，芯片輸出四個通道數字下變頻后的I、Q正交信號。本文給出了基于VerilogHDL語言設計的綜合與仿真結果，從仿真結果看出所設計的芯片能夠滿足現代雷達數字接收機設計的需要。

1 數字下變頻基本原理

DDC的主要實現方法有:低通濾波法、多相濾波法［3］。低通濾波法實現簡單，利用兩路正交的本振信號與輸入的中頻信號進行混頻，然后分別經過低通濾波器，可得到兩路正交的基帶信號，本文采用低通濾波法實現DDC。

圖1為低通濾波法實現DDC的結構框圖，先對模擬信號x(t)進行采樣，形成數字化序列x(n)，然后分別與兩個正交本振序列cos(w0n)和sin(w0n)相乘，再通過數字低通濾波器，最終輸出正交的IQ信號。

圖1 低通濾波法實現DDC的結構框圖