基于FPGA的TVP5150的視頻解碼模塊

任帥　陳鐸　呂昊博

摘 要：視頻解碼模塊的作用是將攝像頭采集到的模擬信號轉化為FPGA可以處理的符合ITU-R BT.656標準的數字信號，它是整個系統的前端，更是視頻處理部分的重要保障.為了滿足視頻處理的需要，研究了一種以Altera公司生產的FPGA芯片EP2C5Q208為核心芯片，通過I2C總線控制視頻解碼芯片TVP5150實現信號的模數轉換的視頻解碼模塊.

關鍵詞：視頻解碼 ITU-R BT.656標準 I2C總線 TVP5150

中圖分類號：TN911 文獻標識碼：A 文章編號：1674-098X（2014）02（c）-0061-01

隨著社會的快速發展，視頻圖像處理對人們的生活產生了越來越大的影響，無論是在工業生產，軍事裝備方面，還是醫療器械，電子消費品方面，都發揮著極其重要的作用。從設備的便攜性角度考慮，人們需要的是體積更小、處理速度更快和處理能力更強的設備。而TI公司生產的視頻解碼芯片TVP5150，正是以它的小尺寸，低功耗和高性價比等優勢，在視頻解碼方面脫穎而出，得到了廣泛的應用。該文就是通過FPGA配置I2C總線，從而達到配置TVP5150的工作狀態，控制數據的讀取與存儲，完成模擬信號到數字信號的轉換。

1 模塊的硬件構成

FPGA通過I2C總線對TVP5150進行配置，經過配置的TVP5150對從攝像頭輸入的模擬視頻信號進行解碼，并把解碼得到的ITU-R BT.656數據流發送到FPGA，由FPGA對數字信號進行處理，處理過后的信號傳遞給后級模塊。

2 TVP5150的功能

TVP5150是TI公司開發的一款超低功耗，封裝極小并且使用簡單的視頻解碼器，它在具有亮度和色度分離技術的同時，還專門在弱信號的處理和非標信號處理方面都做了很大的改進，從而滿足了中國市場的特殊需求。

TVP5150在正常工作時的功耗僅為115 MW。它的尺寸極小，只有小拇指間那么大，并具有極小尺寸的32引腳超薄四方扁平封裝（TQFP）。在便攜產品應用上占了很大的優勢。通過使用單一14.31818 MHz晶振就能夠將NTSC，PAL，SECAM制式視頻信號進行解碼，輸出數字數據。在系統中， TVP5150經過FPGA的配置，將從前級得到的PAL制式的模擬視頻信號轉換為8bit的4∶2∶2的視頻數據，并發送到FPGA的數據口。

3 I2C總線

I2C總線是一種兩線式串行總線，可發送和接收數據，用于連接微控制器及其外圍設備，由數據線SDA和時鐘線SCL構成，具有雙向傳輸、多主控接口標準，同時具有總線仲裁機制。串行的8位雙向數據傳輸位速率在標準模式下可達100 kbit/s。在I2C總線上，主控件運用指令對各功能器件進行控制。各種被控制器件均并聯在這條總線上。連接在總線上的每個器件都有一個地址可以作為識別，并且這個地址是唯一的，不會發生重復。而且都每個器件都可以作為一個發送器或接收器，這是由這個器件的功能決定的。I2C總線的可以有多個主控的特點，使得在同一時間有多于一個主機嘗試控制主線。如果真的由多于一個主機控制了主線，傳輸的數據肯定會遭到破壞，而I2C總線的仲裁機制很好的解決了這個問題，它可以控制在有多個主機同時嘗試控制總線時，只允許其中一個控制總線并使傳輸不被破壞。

I2C起始和停止條件及數據傳輸有效性如圖1所示，SCL和SDA兩條信號線。當SCL線為高電平時，SDA線由高電平轉換到低電平，這個是數據傳輸的起始條件；當SCL線為高電平時，SDA線由低電平轉換到高電平，這個是數據傳輸的停止條件。

在傳輸數據的過程中，SDA線必須在時鐘的高電平周期保持穩定，SDA的高或低電平狀態只有在SCL線的時鐘信號是低電平時才能改變。

4 TVP5150的配置

TVP5150是由FPGA芯片通過I2C總線標準來配置完成的，它的數據線SDA和時鐘線SCL與FPGA芯片的I/O接口相連。因為TVP5150的內部寄存器中的默認值有一部分不滿足硬件的設計需求，所以需要對寄存器重新進行設置。在FPGA中使用Verilog語言構建I2C總線控制器，TVP5150通過接收FPGA的這些數據完成相關的寄存器的設置，從而使TVP5150達到能進行視頻解碼的要求。

FPGA在配置TVP5150的過程中只作為主機發送數據，而TVP5150只作為從機接收數據。配置過程又分為TVP5150的讀和TVP5150的寫。

當FPGA要讀取當前TVP5150的狀態時，需通過I2C總線啟動對TVP5150的寄存器的一個讀操作。讀操作分兩部分進行：首先由FPGA向TVP5150寫入要讀取的寄存器的地址，然后由FPGA向TVP5150發送讀取寄存器數據的命令。

5 結語

該文介紹了基于FPGA通過I2C總線發送地址和數據，達到配置視頻解碼芯片TVP5150的目的，最終得到符合ITU-R BT。656標準的數字信號。I2C總線只有兩條數據線的特點，使得在FPGA中容易實現。而TVP5150的快速和經濟的特點，使得整個模塊具有更高的性價比，在圖像處理方面一定會得到廣泛的應用。

參考文獻

[1] 何立民.I2C總線應用系統設計[M].北京：北京航空航天大學出版社，1995.

[2] TVP5150 Ultralow-Power NTSC/PAL Video Decoder.Data Sheet.TI 2006.

[3] 蔣陳銘，史小軍.基于TVP5150的低功耗視頻解碼模塊[J].電子工程師2008，34（4）.endprint

摘 要：視頻解碼模塊的作用是將攝像頭采集到的模擬信號轉化為FPGA可以處理的符合ITU-R BT.656標準的數字信號，它是整個系統的前端，更是視頻處理部分的重要保障.為了滿足視頻處理的需要，研究了一種以Altera公司生產的FPGA芯片EP2C5Q208為核心芯片，通過I2C總線控制視頻解碼芯片TVP5150實現信號的模數轉換的視頻解碼模塊.

關鍵詞：視頻解碼 ITU-R BT.656標準 I2C總線 TVP5150

中圖分類號：TN911 文獻標識碼：A 文章編號：1674-098X（2014）02（c）-0061-01

隨著社會的快速發展，視頻圖像處理對人們的生活產生了越來越大的影響，無論是在工業生產，軍事裝備方面，還是醫療器械，電子消費品方面，都發揮著極其重要的作用。從設備的便攜性角度考慮，人們需要的是體積更小、處理速度更快和處理能力更強的設備。而TI公司生產的視頻解碼芯片TVP5150，正是以它的小尺寸，低功耗和高性價比等優勢，在視頻解碼方面脫穎而出，得到了廣泛的應用。該文就是通過FPGA配置I2C總線，從而達到配置TVP5150的工作狀態，控制數據的讀取與存儲，完成模擬信號到數字信號的轉換。

1 模塊的硬件構成

FPGA通過I2C總線對TVP5150進行配置，經過配置的TVP5150對從攝像頭輸入的模擬視頻信號進行解碼，并把解碼得到的ITU-R BT.656數據流發送到FPGA，由FPGA對數字信號進行處理，處理過后的信號傳遞給后級模塊。

2 TVP5150的功能

TVP5150是TI公司開發的一款超低功耗，封裝極小并且使用簡單的視頻解碼器，它在具有亮度和色度分離技術的同時，還專門在弱信號的處理和非標信號處理方面都做了很大的改進，從而滿足了中國市場的特殊需求。

TVP5150在正常工作時的功耗僅為115 MW。它的尺寸極小，只有小拇指間那么大，并具有極小尺寸的32引腳超薄四方扁平封裝（TQFP）。在便攜產品應用上占了很大的優勢。通過使用單一14.31818 MHz晶振就能夠將NTSC，PAL，SECAM制式視頻信號進行解碼，輸出數字數據。在系統中， TVP5150經過FPGA的配置，將從前級得到的PAL制式的模擬視頻信號轉換為8bit的4∶2∶2的視頻數據，并發送到FPGA的數據口。

3 I2C總線

I2C總線是一種兩線式串行總線，可發送和接收數據，用于連接微控制器及其外圍設備，由數據線SDA和時鐘線SCL構成，具有雙向傳輸、多主控接口標準，同時具有總線仲裁機制。串行的8位雙向數據傳輸位速率在標準模式下可達100 kbit/s。在I2C總線上，主控件運用指令對各功能器件進行控制。各種被控制器件均并聯在這條總線上。連接在總線上的每個器件都有一個地址可以作為識別，并且這個地址是唯一的，不會發生重復。而且都每個器件都可以作為一個發送器或接收器，這是由這個器件的功能決定的。I2C總線的可以有多個主控的特點，使得在同一時間有多于一個主機嘗試控制主線。如果真的由多于一個主機控制了主線，傳輸的數據肯定會遭到破壞，而I2C總線的仲裁機制很好的解決了這個問題，它可以控制在有多個主機同時嘗試控制總線時，只允許其中一個控制總線并使傳輸不被破壞。

I2C起始和停止條件及數據傳輸有效性如圖1所示，SCL和SDA兩條信號線。當SCL線為高電平時，SDA線由高電平轉換到低電平，這個是數據傳輸的起始條件；當SCL線為高電平時，SDA線由低電平轉換到高電平，這個是數據傳輸的停止條件。

在傳輸數據的過程中，SDA線必須在時鐘的高電平周期保持穩定，SDA的高或低電平狀態只有在SCL線的時鐘信號是低電平時才能改變。

4 TVP5150的配置

TVP5150是由FPGA芯片通過I2C總線標準來配置完成的，它的數據線SDA和時鐘線SCL與FPGA芯片的I/O接口相連。因為TVP5150的內部寄存器中的默認值有一部分不滿足硬件的設計需求，所以需要對寄存器重新進行設置。在FPGA中使用Verilog語言構建I2C總線控制器，TVP5150通過接收FPGA的這些數據完成相關的寄存器的設置，從而使TVP5150達到能進行視頻解碼的要求。

FPGA在配置TVP5150的過程中只作為主機發送數據，而TVP5150只作為從機接收數據。配置過程又分為TVP5150的讀和TVP5150的寫。

當FPGA要讀取當前TVP5150的狀態時，需通過I2C總線啟動對TVP5150的寄存器的一個讀操作。讀操作分兩部分進行：首先由FPGA向TVP5150寫入要讀取的寄存器的地址，然后由FPGA向TVP5150發送讀取寄存器數據的命令。

5 結語

該文介紹了基于FPGA通過I2C總線發送地址和數據，達到配置視頻解碼芯片TVP5150的目的，最終得到符合ITU-R BT。656標準的數字信號。I2C總線只有兩條數據線的特點，使得在FPGA中容易實現。而TVP5150的快速和經濟的特點，使得整個模塊具有更高的性價比，在圖像處理方面一定會得到廣泛的應用。

參考文獻

[1] 何立民.I2C總線應用系統設計[M].北京：北京航空航天大學出版社，1995.

[2] TVP5150 Ultralow-Power NTSC/PAL Video Decoder.Data Sheet.TI 2006.

[3] 蔣陳銘，史小軍.基于TVP5150的低功耗視頻解碼模塊[J].電子工程師2008，34（4）.endprint

摘 要：視頻解碼模塊的作用是將攝像頭采集到的模擬信號轉化為FPGA可以處理的符合ITU-R BT.656標準的數字信號，它是整個系統的前端，更是視頻處理部分的重要保障.為了滿足視頻處理的需要，研究了一種以Altera公司生產的FPGA芯片EP2C5Q208為核心芯片，通過I2C總線控制視頻解碼芯片TVP5150實現信號的模數轉換的視頻解碼模塊.

關鍵詞：視頻解碼 ITU-R BT.656標準 I2C總線 TVP5150

中圖分類號：TN911 文獻標識碼：A 文章編號：1674-098X（2014）02（c）-0061-01

隨著社會的快速發展，視頻圖像處理對人們的生活產生了越來越大的影響，無論是在工業生產，軍事裝備方面，還是醫療器械，電子消費品方面，都發揮著極其重要的作用。從設備的便攜性角度考慮，人們需要的是體積更小、處理速度更快和處理能力更強的設備。而TI公司生產的視頻解碼芯片TVP5150，正是以它的小尺寸，低功耗和高性價比等優勢，在視頻解碼方面脫穎而出，得到了廣泛的應用。該文就是通過FPGA配置I2C總線，從而達到配置TVP5150的工作狀態，控制數據的讀取與存儲，完成模擬信號到數字信號的轉換。

1 模塊的硬件構成

FPGA通過I2C總線對TVP5150進行配置，經過配置的TVP5150對從攝像頭輸入的模擬視頻信號進行解碼，并把解碼得到的ITU-R BT.656數據流發送到FPGA，由FPGA對數字信號進行處理，處理過后的信號傳遞給后級模塊。

2 TVP5150的功能

TVP5150是TI公司開發的一款超低功耗，封裝極小并且使用簡單的視頻解碼器，它在具有亮度和色度分離技術的同時，還專門在弱信號的處理和非標信號處理方面都做了很大的改進，從而滿足了中國市場的特殊需求。

TVP5150在正常工作時的功耗僅為115 MW。它的尺寸極小，只有小拇指間那么大，并具有極小尺寸的32引腳超薄四方扁平封裝（TQFP）。在便攜產品應用上占了很大的優勢。通過使用單一14.31818 MHz晶振就能夠將NTSC，PAL，SECAM制式視頻信號進行解碼，輸出數字數據。在系統中， TVP5150經過FPGA的配置，將從前級得到的PAL制式的模擬視頻信號轉換為8bit的4∶2∶2的視頻數據，并發送到FPGA的數據口。

3 I2C總線

I2C總線是一種兩線式串行總線，可發送和接收數據，用于連接微控制器及其外圍設備，由數據線SDA和時鐘線SCL構成，具有雙向傳輸、多主控接口標準，同時具有總線仲裁機制。串行的8位雙向數據傳輸位速率在標準模式下可達100 kbit/s。在I2C總線上，主控件運用指令對各功能器件進行控制。各種被控制器件均并聯在這條總線上。連接在總線上的每個器件都有一個地址可以作為識別，并且這個地址是唯一的，不會發生重復。而且都每個器件都可以作為一個發送器或接收器，這是由這個器件的功能決定的。I2C總線的可以有多個主控的特點，使得在同一時間有多于一個主機嘗試控制主線。如果真的由多于一個主機控制了主線，傳輸的數據肯定會遭到破壞，而I2C總線的仲裁機制很好的解決了這個問題，它可以控制在有多個主機同時嘗試控制總線時，只允許其中一個控制總線并使傳輸不被破壞。

I2C起始和停止條件及數據傳輸有效性如圖1所示，SCL和SDA兩條信號線。當SCL線為高電平時，SDA線由高電平轉換到低電平，這個是數據傳輸的起始條件；當SCL線為高電平時，SDA線由低電平轉換到高電平，這個是數據傳輸的停止條件。

在傳輸數據的過程中，SDA線必須在時鐘的高電平周期保持穩定，SDA的高或低電平狀態只有在SCL線的時鐘信號是低電平時才能改變。

4 TVP5150的配置

TVP5150是由FPGA芯片通過I2C總線標準來配置完成的，它的數據線SDA和時鐘線SCL與FPGA芯片的I/O接口相連。因為TVP5150的內部寄存器中的默認值有一部分不滿足硬件的設計需求，所以需要對寄存器重新進行設置。在FPGA中使用Verilog語言構建I2C總線控制器，TVP5150通過接收FPGA的這些數據完成相關的寄存器的設置，從而使TVP5150達到能進行視頻解碼的要求。

FPGA在配置TVP5150的過程中只作為主機發送數據，而TVP5150只作為從機接收數據。配置過程又分為TVP5150的讀和TVP5150的寫。

當FPGA要讀取當前TVP5150的狀態時，需通過I2C總線啟動對TVP5150的寄存器的一個讀操作。讀操作分兩部分進行：首先由FPGA向TVP5150寫入要讀取的寄存器的地址，然后由FPGA向TVP5150發送讀取寄存器數據的命令。

5 結語

該文介紹了基于FPGA通過I2C總線發送地址和數據，達到配置視頻解碼芯片TVP5150的目的，最終得到符合ITU-R BT。656標準的數字信號。I2C總線只有兩條數據線的特點，使得在FPGA中容易實現。而TVP5150的快速和經濟的特點，使得整個模塊具有更高的性價比，在圖像處理方面一定會得到廣泛的應用。

參考文獻

[1] 何立民.I2C總線應用系統設計[M].北京：北京航空航天大學出版社，1995.

[2] TVP5150 Ultralow-Power NTSC/PAL Video Decoder.Data Sheet.TI 2006.

[3] 蔣陳銘，史小軍.基于TVP5150的低功耗視頻解碼模塊[J].電子工程師2008，34（4）.endprint