一種低溫漂的欠壓保護(hù)電路的設(shè)計(jì)*

李艷麗，馮全源

（西南交通大學(xué)微電子研究所，四川成都610031）

有關(guān)統(tǒng)計(jì)數(shù)據(jù)表明，模塊電源在預(yù)期有效時(shí)間內(nèi)失效的主要原因是外部故障條件所導(dǎo)致的損壞，正常使用發(fā)生失效的幾率很低[1]。因此，延長(zhǎng)模塊電源壽命、提高系統(tǒng)可靠性的重要環(huán)節(jié)是選擇保護(hù)功能完善的產(chǎn)品。一個(gè)電路系統(tǒng)在正常工作時(shí)的電源電壓穩(wěn)定尤為重要[2]。雖然芯片工作在低電壓狀態(tài)時(shí)不會(huì)燒毀，但低電壓工作有可能會(huì)對(duì)芯片內(nèi)部邏輯電路產(chǎn)生影響，并且長(zhǎng)時(shí)間低電壓工作不可避免地對(duì)芯片產(chǎn)生不良影響，系統(tǒng)穩(wěn)定性也會(huì)變得很差，因此需要欠壓保護(hù)電路避免芯片工作在這種情況下[3]。其設(shè)計(jì)的關(guān)鍵在于，當(dāng)電源電壓低于保護(hù)閾值門(mén)限時(shí)保持芯片關(guān)斷，并且?guī)в幸欢康倪t滯，以防止電源電壓在恢復(fù)過(guò)程中抖動(dòng)而造成系統(tǒng)不穩(wěn)定。

本文提出了一種溫度漂移小的欠壓保護(hù)電路，電路結(jié)構(gòu)簡(jiǎn)單，不需要額外的帶隙基準(zhǔn)電路，同時(shí)也省去了電壓比較器電路。當(dāng)溫度在-40℃～125℃范圍內(nèi)變化以及在不同模型時(shí)，欠壓保護(hù)的閾值電壓和遲滯電壓變化很小，滿(mǎn)足電路的設(shè)計(jì)要求。

1 欠壓保護(hù)電路架構(gòu)及工作原理

1.1 傳統(tǒng)欠壓保護(hù)電路

圖1所示為傳統(tǒng)欠壓保護(hù)電路的架構(gòu)圖，該電路通常采用電阻分壓與基準(zhǔn)電壓進(jìn)行比較來(lái)判斷系統(tǒng)是否工作正常[4]。其工作原理為：VDD在R0、R1和Rf上的分壓V1與基準(zhǔn)電壓Vref進(jìn)行比較，在VDD逐漸升高的過(guò)程中，V1＜Vref時(shí)，UVLO_OUT為高電平，M0導(dǎo)通，將Rf短路；V1＞Vref時(shí)，UVLO_OUT為低電平，M0關(guān)斷，將Rf斷路。VDD逐漸減小過(guò)程中，UVLO_OUT的變化與VDD升高時(shí)的變化相同，但由于存在Rf的短路與否，產(chǎn)生了遲滯電壓，從而避免了電壓抖動(dòng)帶來(lái)的誤觸發(fā)。

電路中的比較器可以采用成熟的比較器模塊和系統(tǒng)中已有的基準(zhǔn)電壓實(shí)現(xiàn)，這就要求在欠壓保護(hù)電路工作時(shí)，帶隙基準(zhǔn)電路已經(jīng)可以正常工作，即要求帶隙基準(zhǔn)電路在較低電壓情況下就開(kāi)始正常工作，這樣就增加了電路的設(shè)計(jì)難度。

鑒于上述傳統(tǒng)欠壓保護(hù)電路存在的缺點(diǎn)，在此提出了一種新型欠壓保護(hù)電路，在不使用額外的帶隙基準(zhǔn)電壓和比較器的情況下，能夠達(dá)到欠壓保護(hù)電路的各項(xiàng)指標(biāo)，其具有電路結(jié)構(gòu)簡(jiǎn)單、低溫度敏感以及門(mén)限電壓精準(zhǔn)等特點(diǎn)。

圖1 傳統(tǒng)欠壓保護(hù)電路架構(gòu)圖

1.2 新型欠壓保護(hù)電路

圖2所示為本文所提出的欠壓保護(hù)電路結(jié)構(gòu)圖。電路由三極管Q1～Q4、MOS管M0～M1、反相器I1和電阻R0～R2組成。其中，R0、R1、Q1和Q2構(gòu)成電源電壓VDD的采樣電路；Q2、Q3和R2構(gòu)成微電流源(widlar電流源)；M1和M2形成電流鏡；NMOS管M0和電阻R0構(gòu)成電路的遲滯回路；MOS管M3～M8和反相器I1組成輸出級(jí)，具有一定的整形作用，同時(shí)提供滯回信號(hào)。

圖2 新型欠壓保護(hù)電路結(jié)構(gòu)圖

VDD逐漸增加的過(guò)程中，最初由于VDD不能達(dá)到Q1和Q2的導(dǎo)通門(mén)限，電路不工作；當(dāng)VDD上升到使Q1、Q2均導(dǎo)通后，其所在支路開(kāi)始形成電流通路，并將電流鏡像到Q4，同時(shí)微電流源開(kāi)始工作，此時(shí)設(shè)定Q3集電極電流大于Q4集電極電流，即I1＞I2，M2漏極被拉為高電平，經(jīng)過(guò)輸出級(jí)得到UVLO_OUT為高電平，M0關(guān)斷，將R0斷路；當(dāng)VDD繼續(xù)增大時(shí)，I0、I2增大，當(dāng)I1=I2時(shí)，M2漏極被拉低，UVLO_OUT翻轉(zhuǎn)為低電平，M0導(dǎo)通，將R0短路，整個(gè)系統(tǒng)開(kāi)始正常工作。VDD減小時(shí)與上述原理相同，只是翻轉(zhuǎn)門(mén)限不同。UVLO_OUT信號(hào)提供給后續(xù)電路開(kāi)啟或關(guān)斷關(guān)鍵模塊，可以起到保護(hù)電路的作用。

對(duì)于一個(gè)正向偏置的三極管，有[5]：

假設(shè)Q1和Q2的導(dǎo)通電壓相等，均為VBE，則電源電壓采樣支路電流為：

Q2、Q3和R2組成的微電流源產(chǎn)生的電流可以由式(3)得到[6]。三極管Q2、Q3和Q4的發(fā)射極面積之比為1:n:1。

由分析可知，當(dāng)電流I1=I2時(shí)，UVLO_OUT翻轉(zhuǎn)，即I0=I1所對(duì)應(yīng)電壓即為該欠壓保護(hù)電路的閾值門(mén)限。將電流I1帶入式（2），可得如式（4）的翻轉(zhuǎn)門(mén)限：

此時(shí)I0=I1，由式（3）可得電流I1為：

將式（5）帶入式（4）中，可得：

MOS管M0和電阻R0構(gòu)成遲滯回路，當(dāng)電源電壓VDD超過(guò)閾值電壓后，UVLO_OUT由高變低，M0管導(dǎo)通，電阻R0被短路，因此當(dāng)電源電壓由高變低時(shí)，需要降到比VDDthresholdH更低的一個(gè)電壓VDDthresholdL才能使邏輯輸出電平發(fā)生翻轉(zhuǎn)。

遲滯如式（8）所示：

將式（5）帶入式（7）可得：

在本電路的設(shè)計(jì)過(guò)程中，調(diào)節(jié)電阻R0、R1、R2和三極管Q2、Q3和Q4的發(fā)射極面積之比可以得到所需要的翻轉(zhuǎn)門(mén)限，改變電阻R0可以調(diào)整欠壓保護(hù)的遲滯量。

2 仿真結(jié)果及分析

采用0.5 μm OKI工藝的器件模型參數(shù)，用Hspice軟件對(duì)所設(shè)計(jì)的電路進(jìn)行仿真。

圖3所示為溫度在-40℃～125℃范圍內(nèi)變化時(shí)電路的仿真結(jié)果。結(jié)果顯示，在典型情況下，電源電壓從3.3 V變化到4 V時(shí)，該欠壓保護(hù)電路的翻轉(zhuǎn)閾值為3.79 V，遲滯量為0.19 V。

圖3 溫度在-40℃～125℃下輸出曲線(xiàn)

表1針對(duì)溫度在-40℃～125℃的仿真結(jié)果進(jìn)行總結(jié)。可以看出，該電路的翻轉(zhuǎn)閾值和遲滯量最大變化分別為30 mV和70 mV，滿(mǎn)足電路的設(shè)計(jì)。

表1 溫度為-40℃～125℃時(shí)的仿真結(jié)果

如圖4所示，在不同模型情況下，該電路的翻轉(zhuǎn)閾值和遲滯量最大變化均為30 mV。

本文分析了傳統(tǒng)欠壓保護(hù)電路的缺點(diǎn)，基于0.5 μm OKI工藝，設(shè)計(jì)并實(shí)現(xiàn)了一種隨溫度漂移小的欠壓保護(hù)電路。本設(shè)計(jì)電路結(jié)構(gòu)簡(jiǎn)單，省去了帶隙基準(zhǔn)和比較器電路，大大減小了電路的復(fù)雜性。在設(shè)計(jì)中特別考慮了電路的溫度特性，從而減小了溫度對(duì)翻轉(zhuǎn)閾值電壓和遲滯量的影響。使用Hspice軟件對(duì)電路進(jìn)行仿真，仿真結(jié)果顯示，該電路在不同模型和溫度變化時(shí)，翻轉(zhuǎn)閾值電壓和遲滯量均變化很小，完全滿(mǎn)足電路的設(shè)計(jì)要求。

圖4 不同模型下的輸出曲線(xiàn)

[1]劉宇星.BUCK型DC-DC變換器中保護(hù)電路的設(shè)計(jì)[D].成都：西南交通大學(xué)，2009.

[2]孔令榮，曾子玉，鄒雪城.一種高速低壓靜態(tài)功耗欠壓鎖定電路[J].電子技術(shù)應(yīng)用，2007，33(1)：46-48.

[3]王銳，唐婷婷.一種BiCMOS欠壓保護(hù)電路的設(shè)計(jì)[J].電子科技，2006(10)：76-78.

[4]湛衍，姚遠(yuǎn)，黃武康，等.一種電機(jī)驅(qū)動(dòng)芯片的欠壓保護(hù)電路的設(shè)計(jì)[J].電子器件，2013，36(5)：709-711.

[5]畢查德·拉扎維，著.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，譯.西安：西安交通大學(xué)出版社，2003．

[6]GRAY P R，HURST P J，LEVIS S H，et al.Analysis and design of analog integrated circuits[M].New York：John Wiley&Sons，Inc，2000.

[7]程帥.升壓式DC/DC白光LED驅(qū)動(dòng)芯片的設(shè)計(jì)[D].武漢：華中科技大學(xué)，2006.