S類功放的頻率可調帶通ΔΣ調制器研究與實現*

周 強,朱 蕾,陳 江

(南京電訊技術研究所，江蘇 南京 210007)

射頻功率放大器(以下簡稱功放)是發信機的核心部件之一,其作用是將射頻信號放大到足夠的功率電平[1]。D類、E類等開關模式功放（簡稱開關功放）因其功率晶體管只工作在截止區和飽和區，理論工作效率可達100%，受到了業界的持續關注[2]。開關功放可大幅減小因電壓電流交迭帶來的器件損耗，但存在較大的非線性失真，制約了其在無線通信領域的應用。

為充分發揮開關功放的效率優勢，并保證放大信號的線性性能,參考文獻[3]提出了一種基于增量求和(ΔΣ)調制和高效開關功放的S類射頻功放，其原理框圖如圖1所示。輸入射頻信號經過1 bit帶通ΔΣ調制，被轉換為包含射頻信號頻譜信息的兩電平數字脈沖信號，該脈沖信號直接驅動開關功放實現功率放大，放大后的脈沖功率信號由帶通濾波恢復為射頻功率信號。

圖1 S類射頻功放原理框圖

基于帶通ΔΣ調制和高效開關功放，S類功放兼具高線性和高效率特點，在發信機中應用還可省去D/A轉換、混頻和本振等模擬電路，簡化發信機系統構成，因而適合在數字發信機中應用。

隨著數字信號處理技術的發展，國內外學者對S類功放進行了大量研究[3-5]，但多針對窄帶應用，其調制器中心頻率固定。而在寬帶應用中，調制器中心頻率必須實時跟隨發信機載波頻率，才能實現不同頻率信號的高效放大。為實現上述功能，基于對ΔΣ調制算法的研究，本文提出了一種頻率可調帶通ΔΣ調制器的設計方法。

1 ΔΣ調制的基本原理

ΔΣ調制的原理框圖如圖2所示，主要包括過采樣、環路濾波和幅度量化[6]。圖中，fs為調制器的采樣頻率，由信號帶寬(fb)和過采樣率(OSR)決定。ΔΣ調制首先采用過采樣技術降低量化噪聲 E(z)，過采樣信號X(z)經過環路濾波和幅度量化,對輸入射頻信號進行調制編碼。

圖2 ΔΣ調制原理框圖

其中環路濾波器的傳遞函數H(z)在信號帶內具有高增益，而在帶外具有低增益，因此可以進一步抑制信號帶內的量化噪聲，該過程稱為噪聲整形，即將量化噪聲從帶內推向帶外，再通過濾波器衰減帶外噪聲，進而恢復信號。其調制器輸出Y(z)可表示為：

其中，Hu(z)=H(z)/(1+H(z))為信號傳遞函數 STF，He(z)=1/(1+H(z))為噪聲傳遞函數NTF。為減小信號衰減，需使STF接近于 1。

環路濾波器可采用多種結構實現，最常用的有CIFB、CRFB、CIFF等[5]。以如圖 3所示的 4階 CIFB結構為例，該結構環路濾波器的NTF和STF可分別表示為：

式中，N為調制器階數。當 bi=ai且 bN+1=1時，STF=1，調制器的輸出為：

可見，ΔΣ調制器的設計重點在NTF的設計。NTF實質上是一個數字濾波器，其設計方法可以參照數字濾波器，且在參考文獻[6]中已有詳細介紹，本文不再贅述。

圖3 CIFB結構的4階ΔΣ調制器

根據 NTF形式的不同，ΔΣ調制可分為低通 ΔΣ調制和帶通ΔΣ調制。其中，低通ΔΣ調制的環路濾波主要基于積分單元實現，而帶通ΔΣ調制的環路濾波則是基于諧振單元實現。由于低通調制所需的過采樣率遠高于帶通調制，受數字信號處理器件運算速率的限制，在射頻和微波頻段，僅帶通ΔΣ調制獲得了實際應用。但低通ΔΣ調制器結構簡單、易于實現，因而在帶通Δ∑調制器的設計過程中,一般首先完成對應信號帶寬低通ΔΣ調制器的設計,再通過低通調制和帶通調制的轉換關系[6]，來獲得所需帶通ΔΣ調制器的NTF。

2 頻率可調帶通ΔΣ調制器設計

按照上述帶通ΔΣ調制器設計方法設計的調制器中心頻率固定，不能實時跟隨輸入信號頻率的變化而變化，要改變中心頻率就要重新設計NTF。因此，需要找到一種設計方法，使其可以通過參數的調整來實現帶通ΔΣ調制器中心頻率的實時調節。

仍以低通ΔΣ調制為設計基礎，參考數字低/帶通濾波器的設計過程，以模擬歸一化的低通濾波器為橋梁，利用雙線性變換和數字低/帶通濾波器設計過程中的頻率轉換關系，從而尋找低通NTF與頻率可調帶通NTF之間的變換關系,最終實現調制器中心頻率的實時可調。

在低通到帶通的轉換設計中，采用巴特沃思濾波器為原型進行設計。歸一化的模擬低通濾波器頻率參數p、模擬頻率Ω和z之間的變換關系為：

其中，Ωu、Ωl和 Ωc分別為模擬帶通濾波器的通帶上限頻率、下限頻率和模擬低通濾波器通帶截止頻率。

通過雙線性變換將s平面映射到z平面，則模擬頻率 Ω 與數字頻率 w之間的關系為：Ω=2fs·tan(w/2)，通過變換，歸一化頻率p與z之間的關系為：

其中，wu、wl和 wc分別為數字帶通濾波器的通帶上限頻率、下限頻率和數字低通濾波器通帶截止頻率，D、E分別表示為：

在變換過程中，為保證低通與帶通濾波器的帶寬相同，對于相同的巴特沃思低通濾波器原型來說，則對應的低通NTF與帶通NTF之間的變換關系為：

當 fs>>fb時，E=cos w0，w0為帶通 NTF的中心頻率，因此可以利用E來調整 NTF的零點。當E=0時，z*=-z2，即為經典低通NTF到帶通NTF的變換式。式(7)給出的變換如圖4所示，只需改變E就可實現帶通NTF中心頻率在0～fs/2間的任意變換。而對于 CIFB、CRFB等ΔΣ調制器的經典實現結構，只需將積分單元替換為圖4中所示結構，即可實現頻率可調的帶通ΔΣ調制。

圖4 低通NTF到頻率可調帶通NTF的變換

3 仿真驗證

以圖3所示的4階CIFB結構ΔΣ調制器為例，根據式(7)所示低通NTF到帶通NTF的變換關系,利用Matlab軟件，對頻率可調帶通ΔΣ調制器進行了仿真驗證。

圖 5(a)、(b)分別為輸入-6 dBFS單音信號時(OSR=64)4階頻率可調帶通ΔΣ調制器的輸出頻譜的仿真波形，其輸出信號帶內信噪比(SQNR)分別為84.4 dB、84.8 dB。

圖6為不同中心頻率下調制器SQNR隨輸入單音信號幅度的變化。從圖中可以看出，雖然中心頻率改變，但在相同輸入信號幅度下，調制器的SQNR基本相同，頻率可調并沒有影響帶通ΔΣ調制器的輸出性能。

4 硬件實現及性能測試

在仿真驗證的基礎上，本文以Altera公司的StratixII系列FPGA EP2S60F672C3為硬件核心，搭建了實驗測試電路。受FPGA最高工作頻率限制，調制器的fs為200 MHz，信號帶寬為5 MHz，其 OSR為 20。圖 7給出了不同信號頻率單音信號輸入時調制器的實時輸出頻譜，其中橫坐標為10 MHz/div，縱坐標為10 dB/div。可以看出，FPGA的輸出頻譜與仿真的頻譜特征相符，其帶內噪聲受到顯著抑制。雖然受OSR降低和FPGA時鐘抖動的影響，與仿真相比，輸出信號的SQNR有一定下降，但調制器的輸出信號質量沒有受頻率可調的影響，其SQNR均在60 dB左右。

圖5 頻率可調帶通ΔΣ調制器輸出頻譜仿真波形

圖6 SQNR隨輸入單音信號幅度的變化

圖7 頻率可調帶通Δ∑調制器輸出頻譜

本文通過對帶通ΔΣ調制器基本原理及設計方法的研究，借鑒數字濾波器的設計思路，提出了一種頻率可調帶通ΔΣ調制器的設計方法。經過仿真和實驗驗證，采用該方法設計的帶通ΔΣ調制器在不降低調制器性能的前提下，可實現中心頻率在0～fs/2的任意調節，從而滿足寬頻段發信機對帶內任意頻率信號的放大需求。

[1]CRIPPS S C.RF power amplifiers for wireless communications[M].Norwood,MA:Artech House,2006.

[2]GREBENNIKOV A,SOKAL N O.Switchmode RF power amplifiers[M].Oxford:Elsevier Inc.,2007.

[3]IWAMOTO M,JAYARAMAN A,HANINGTON G,et al.Bandpass delta-sigma Class-S amplifier[J].IEEE electronics letters，2000,36(12):1010-1012.

[4]NIELSEN M,LARSEN T.A transmitter architecture based on delta-sigma modulation and switch-mode power amplification[J].IEEE Transactions on Circuits and Systems II:Express Briefs,2007,54(8):735-739.

[5]朱蕾,周強,譚笑.基于多比特帶通增量求和調制的射頻數字功放[J].電子技術應用,2013,39(8):102-104.

[6]SCHREIER R,TEMES G C.Delta sigma數據轉換器[M].北京:科學出版社,2007.