淺談組合邏輯電路的設計

摘要：組合邏輯電路是將門電路按照數字信號由輸入至輸出單方向傳遞的工作方式組合起來而構成的邏輯電路，這種電路反映的是輸入與輸出之間一一對應的因果關系。本文通過實例詳細闡述了多種設計組合邏輯電路的方法，并分析了他們的特點。

關鍵詞：組合邏輯電路；設計方法；特點

中圖分類號：TN791 文獻標識碼：A 文章編號：1672-3791（2013）04（b）-0000-00

1 引言

組合邏輯電路是一種重要的數字邏輯電路。所謂組合邏輯電路是將門電路按照數字信號由輸入至輸出單方向傳遞的工作方式組合起來而構成的邏輯電路，這種電路反映的是輸入與輸出之間一一對應的因果關系。在組合邏輯電路中，任何時刻輸出端狀態，僅取決于該時刻各個輸入端的狀態，而與電路原來的輸出狀態無關，即電路沒有記憶功能。從組合邏輯電路功能特點不難想到，電路的輸出與歷史狀況無關，那么電路中就不能包含有存儲單元。這就是組合邏輯電路結構上的共同特點。當組合邏輯電路的輸出與輸入之間，喪失規定的邏輯功能時，組合邏輯電路就發生了故障。

常用組合邏輯的種類很多，主要有加法器、譯碼器、編碼器、多路選擇器等。組合邏輯電路主要是基本邏輯門組成的。

2 組合邏輯電路的設計方法

組合邏輯電路設計是根據給出的邏輯問題，設計出一個電路去滿足提出的邏輯功能要求。下面介紹3種組合邏輯電路的設計方法。

2.1 用基本的門電路設計

一般組合邏輯電路設計通常都是依據最簡邏輯函數來進行的，這種方法簡單明了，容易很快給出邏輯電路圖。

組合邏輯電路的基本設計流程如下：

（1）根據電路的要求，列出對應的真值表；

（2）根據真值表，寫出邏輯表達式，并化簡；

（3）選用合適的門器件，將邏輯表達式轉換為最簡邏輯電路圖；

（4）通過電路仿真或實物測試，檢驗電路的正確性。將EWB引入組合邏輯電路的設計和仿真，實現了從驗證性實驗到創新型實驗模式的轉變，可以引導學生自行設計出很多單元電路，為完成系統設計打下扎實的基礎。

2.2 用最小項譯碼器設計

首先需要說明的是，不是所有的譯碼器都能設計成任意的組合邏輯函數，只有最小項譯碼器可以。具有n個地址輸入端的最小項譯碼器，其輸出端為 個，分別對應n變量的全部最小項，而任意n變量組合邏輯函數都可以寫成唯一的最小項之和的標準形式。因此，只要將該邏輯函數所包含的最小項按一定規則連接起來即可。

2.3 用數據選擇器設計

3 結束語

比較以上三種設計方法可以看出，用門電路設計簡單明了，容易很快給出邏輯電路圖，但電路中通常包含較多元件；用譯碼器設計需要附加簡單門電路，但可以方便地實現相同輸入變量下的多輸出邏輯函數；用數據選擇器設計，電路更為簡單一些，且可實現兩種輸入變量數目，使用比較靈活，但只能做成單一輸出，如果需要多路輸出，則要用多片Ic分別實現，這一點不如譯碼器方便和經濟。總之，三種方法各有特點，應根據所設計邏輯問題的需要選擇。

參考文獻

[1] 焦素敏.數字電子技術基礎[M].北京：人民郵電出版社，2012

[2] 周忠.數字電子技術[M].北京：人民郵電出版社，2012