納米光波導表面粗糙度與散射損耗的分析與測試*

臧俊斌，薛晨陽，2，晉玉劍，仝曉剛，韋麗萍，劉 超

(1.中北大學電子測試技術國防科技重點實驗室，山西太原030051;2.中北大學儀器科學與動態測試教育部重點實驗室，山西太原030051)

0 引言

硅基光波導器件由于其高可靠性、易集成、低成本、與微加工工藝具有良好的兼容性，在光源［1］、光波導放大器、光開關［2］、光量子計算機［3］、光子晶體器件等領域有著重大的潛在應用價值，引起了國際學術機構和學者的高度關注。高性能光波導器件的實現依賴于低損耗的波導結構單元，因此，對低損耗光波導的研究具有重要的科學意義與應用價值。

SoI材料用于制作光波導器件具有以下優勢:波導層Si和限制層SiO2之間的折射率差［4］很大，從而可降低器件尺寸，提高芯片的集成密度;SoI光電子工藝與標準的CMOS工藝完全兼容，為同一芯片內的光電互聯和光電集成器件［5，6］提供了可能，且易于規模化生產;SoI波導通過成熟的加工工藝可以實現很小的傳輸損耗。目前，SoI材料的制備技術成熟多樣，晶片價格也在不斷下降;本文中主要研究了SoI納米光波導［7］光傳輸過程中的散射損耗與熱處理后對表面粗糙度的影響。

1 波導傳輸損耗的理論分析

一般來說，造成損耗主要有3種方式:散射、吸收、彎曲。散射損耗通常主要產生在介質波導［8，9］中，對直波導的損耗起主要影響;當波導結構發生彎曲時，輻射損耗將變得特別嚴重［10］，此時的損耗主要為輻射損耗;而吸收損耗主要是針對于半導體和其他晶體材料而言，與材料組分有關。

通常采用量子學來準確描述損耗的產生機理，但由于量子學深奧且不易于直觀理解和掌握，因此，本論文主要進行了直觀的散射損耗分析，并結合所制備的波導進行了表面粗糙度的實驗測試。

光波導中散射損耗主要分為體散射損耗和表面散射損耗［11］。體散射主要是由雜質或缺陷(雜質原子、晶格缺陷、空位)引起的。單位長度的體散射損耗正比于該單位長度內的缺陷數［12］，此外，體散射損耗還取決于缺陷的尺寸值。但體缺陷值相對波長來說很小，因此，體散射損耗比起表面散射損耗影響較小可以被忽略。

由Payne和Lacey定義得散射損耗閉合公式

其中，φ(d)為波導表面模場，k0為空間波數，n1為波導芯層的折射率，n2為包層的折射率，Neff為波導芯層的有效折射率，d為波導層厚度的用來描述波導側壁的粗糙度。

通常，波導表面的粗糙度符合指數型或者高斯型兩種分布，因此，式(1)可以寫成

從而，可得散射損耗與表面粗糙度以及波導寬度的對應趨勢，如圖1所示。

圖1 SoI納米光波導散射損耗與表面粗糙度、波導寬度的關系曲線圖Fig 1 Relation curve diagram of SoI nano-optical waveguide scattering loss with surface roughness and waveguide width respectively

由上圖分析可得，散射損耗隨著波導寬度的增加而減小，對于尺寸一定的波導，其散射損耗與波導各個面的粗糙度σ的平方呈正比。

盡管Payne和Lacey定義得散射損耗閉合公式能直觀地表示出粗糙度與散射損耗的對應關系，但計算比較復雜繁瑣，因此，本文表面散射損耗的計算采用Tien提出的公式。

Tien提出的表面散射公式簡單并準確地定義為

式中 σu為波導上表面的粗糙度均方根，σl為波導下表面的粗糙度均方根，kyu為波導上包覆層的衰減常數，kyl為波導下包覆層的衰減常數，h為波導芯層的厚度。由以上公式可以得出，表面散射損耗取決于波導表面的粗糙度。對于本文中非對稱的SoI平板波導為例:n1=3.476，n2=1.462，n3=1，h=0.22μm，因此，由包覆層的衰減常數計算公式可以得到在單模態下TE模式的包覆層衰減常數為

假設波導芯層的上表面和下表面粗糙度均方根σu，σl都為1 nm時，通過計算可得到TE單模態下表面散射損耗為

式中 相應的損耗常數為0.175 dB/cm。

2 制備

本文采用MEMS工藝中的電子束光刻(electron beam lithography)與感應耦合等離子體(inductive coupled plasma，ICP)刻蝕工藝對500 nm的波導進行刻蝕加工。電子束光刻是利用電子束在涂有電子抗蝕劑的晶片上直接進行繪制或投影復印圖形的曝光技術，與普通光刻技術最大的區別是通過電子束對電子光刻膠進行曝光，且不受光學衍射極限的制約，可實現比普通光刻更高精度的納米結構圖形轉移，其制作線條精度小于10 nm。ICP刻蝕技術是光刻工藝的后續工藝，它結合了化學、物理刻蝕方法的優點，不但可以獲得好的刻蝕方向性和選擇性，而且大大加快了刻蝕速度，所以，ICP刻蝕技術成為目前刻蝕波導的主流方法。

制備中，加工使用的SoI材料其覆層厚度為220nm，最終制備出的波導其刻蝕深度為220 nm(全刻蝕)，刻蝕寬度為500nm，刻蝕陡直度達89°±1°。其SEM圖如圖2所示。

圖2 直波導Fig 2 Straight waveguide

3 實驗測試

如圖3所示為波導的上表面AFM圖，表面粗糙度為1.09 nm。圖4為采用電子束與ICP刻蝕加工制作的波導側壁SEM圖，該波導結構未進行過任何后處理，由圖可估算出側壁粗糙度為7 nm左右。

圖3 AFM分析圖Fig 3 AFM analysis diagram

圖4 高溫熱處理前的側壁SEM圖Fig 4 Sidewall SEM photo before hyperthermia heat treatment

由于SoI波導的散射損耗為上下表面散射損耗加上兩側壁的表面散射損耗，所以，由式(5)可估算得到SoI矩形波導未高溫熱處理前的總散射損耗為9.71 dB/cm。

圖5為885℃高溫熱處理后波導的SEM圖，可看出表面粗糙度圖明顯降低，通過SEM圖可估計其表面粗糙度降低至4 nm左右，同上，由式(5)可算得SoI波導高溫熱處理后的表面散射損耗為3.343 dB/cm。

4 結論

本文系統分析計算了波導散射損耗與表面粗糙度的關系，并進行了波導損耗測試，測試結果與理論分析相符。此外，采用高溫熱處理使波導表面粗糙度降低了大約3 nm(高溫熱處理最大化了表面晶粒尺寸，致使表面平滑化)，并通過計算證明波導的散射損耗降低了6.37 dB/cm，為今后光波導集成光學的研究和發展提供了很好的基礎。

圖5 高溫熱處理后的側壁SEM圖Fig 5 Sidewall SEM photo after hyperthermia heat treatment

［1］Libertino S，Coffa S，Saggio M.Design and fabricated of integrated Si-based optoelectronic devices［J］.Materials Science in Semiconductor Processing，2000，3(5-6):375-381.

［2］Sridaran S，Bhave SA.Nanophotonic devices on thin buried oxide Silicon-on-insulator substrates［J］.Optics Express，2010，18(4):3850-3857.

［3］Xia Fengnian，Sekaric L，Vlasov Y.Ultra-compact optical buffers on a silicon chip［J］.Nature Photon，2007，1:65-71.

［4］Layadi A，Vonsovici A，Orobtchouk R，et al.Low loss optical waveguide on standard SoI/SIMOX substrate［J］.Optics Communications，1998，146(1-6):31-33.

［5］王仕超，張曉霞，周 勇，等.基于MZI光波導的MOEMS壓力傳感器［J］.儀表技術與傳感器，2009(12):4-6.

［6］Chen Shaowu，Yan Qingfeng，Xu Qingyang，et al.Optical waveguide propagation loss measurement using multiple relections method［J］.Optics Communications，2005，256(1-3):68-72.

［7］崔丹鳳，薛晨陽，仝小剛，等.垂直納米光柵耦合器耦合效率分析與測試［J］.傳感技術學報，2011(8):1132-1135.

［8］Mao SC，Tao SH，Xu Y L，et al.Low propagation loss SiN optical waveguide prepared by optimal low-hydrogen module［J］.Optics Express，2008，16(25):20809-20816.

［9］Ang T W，Reed G T，Vonsovici A，et al.0.15dB/cm loss in unibond SoI waveguides［J］.Electronics Letters，1999，35(12):977-978.

［10］Vlasov Y A，McNab SJ.Losses in single-mode silicon-on-insulator strip waveguides and bends［J］.Optics Express，2004，12(8):1622-1631.

［11］Knight SD.Process and design techniques for low loss integrated silicon photonics［D］.Boston，USA:Massachusetts Institute of Technology，2006.

［12］Hunsperger R G.Integrated optics theory and technology［M］.USA:Springer Science Business Media，2009:107-128.