基于雙DSP 的飛控軟件設計

汪慧敏，王明惠

(中國空空導彈研究院，河南 洛陽 471009)

隨著飛行器技術的發展，對飛行控制軟件(以下簡稱飛控軟件)提出更高的要求，不僅要求解算速度快，且處理的控制算法也越來越復雜，使得計算量變大，占用了大量的時間，造成飛控軟件機時緊張，不滿足時間余量20%的要求［1］。一個DSP 的計算控制能力已經不能滿足型號研制需求，綜合考慮多種方案，就技術的成熟性、可行性及型號研制周期考慮，在計算機的計算能力沒有足夠裕量的條件下采用雙DSP方案，即采用2 塊DSP 芯片。雙DSP 系統的優點在于可以通過計算能力的均勻分布，使系統具有較好的冗余能力、更快的處理速度、模塊化的體系結構［2］。

1 方案設計

雙DSP 方案選用型號研制中已經成熟應用的DSP 作為處理器，采用主從式設計結構［3］。主從DSP 協調配合，共同完成軟件功能。該方案DSP 選型相同，相對原來的設計改動比較小，硬件設計和操作系統設計相似，大部分可繼承原來的設計，既縮短了研制時間，又減少了研制風險。

1.1 硬件設計

雙DSP 方案硬件上主要增加了1 個DSP 以及2 個DSP通訊用的雙口RAM［4］，2 個DSP 之間采用GPIO (通用IO)接口作為同步信號。主DSP 與外圍接口通訊，從DSP 通過雙口RAM 與主DSP 通訊，交換數據。主DSP 處理飛控計算機外部的中斷，中斷可分為定時觸發的中斷(INT0 中斷以及INT1 中斷)以及非定時觸發的中斷(INT2 中斷等)。從DSP響應INT0 中斷以及INT1 中斷，由主DSP 向從DSP 發送信號，通知從DSP，使從DSP 響應中斷，與主DSP 同步處理數據。從DSP 中斷控制是由主DSP 通過軟件實現的，靈活性強。

1.2 軟件設計

基于雙DSP 設計，就要對主從DSP 上運行的飛控軟件進行合理的任務分配。綜合考慮機時余量、通訊、可靠性等，根據軟件的結構特點和各模塊軟件運行時間進行分析，穩定算法運行時間較長，約占整個軟件運行機時的40%，且穩定算法相對獨立，只在自主段執行，和其它模塊交互的信息相對單一。因此把穩定算法放在從DSP 上實現。

1)主DSP 完成工作

a)設置并產生(輸出)從DSP 的中斷(INT0，INT1(暫時不用));

b)與從DSP 進行信息交換;

c)與所有硬件及接口的信息交換工作;

d)飛控軟件時序調度。

2)從DSP 完成工作

a)響應INT0、INT1 中斷;

b)飛控穩定算法計算工作;

c) 與主DSP 進行信息交換。

1.3 工程設計

為了防止程序燒寫錯誤，飛控軟件主從DSP 上運行的為同一工程，所有存儲區影射完全相同。依據主從DSP 標志(主DSP 上運行ProgFlag=1 的分支，從DSP 上運行ProgFlag=0 的分支)運行同一工程不同的程序分支。

1.4 飛控軟件處理流程

飛控軟件處理流程見圖1。

1.5 從DSP 中斷的產生

從DSP 的中斷的產生是由主DSP 控制的，為了盡量避免穩定算法利用的角速度(從導航算法來)的延遲，當主DSP導航模塊計算出角增量后，向從DSP 發出中斷使能信號，從DSP 產生中斷。導航模塊處理流程見圖2。

2 仿真驗證

針對當前的飛控軟件版本，根據雙DSP 飛控軟件設計方案，形成了雙DSP 下的飛控軟件。軟件代碼經走查分析［5］確認無誤后，在雙DSP 樣機上，利用飛控軟件實時仿真系統進行了系統仿真驗證。

2.1 飛控軟件實時動態仿真系統

軟件實時動態仿真系統［6］采用基于嵌入式軟件半實物仿真的思想進行開發。該系統采用真實的飛控計算機作為飛控軟件運行的載體，用軟件模擬飛控系統發揮功能所需要的外部模型，用硬件接口板和實時操作系統實現兩者間的高速實時通信，用硬件中斷源驅動軟件和模型的運行，建立了一個實時動態的飛控軟件運行環境，較為真實地模擬出飛控軟件的運行環境。

圖1 飛控軟件處理流程

圖2 導航模塊處理流程

2.2 算法功能驗證

根據軟件仿真大綱規定的仿真條件，對同一技術狀態的單DSP 和雙DSP 方案的軟件進行仿真，將各條件仿真結果進行對比，關鍵參數一致。另外對關鍵參數仿真曲線進行對比，見圖3 和圖4。圖3、4 中實線INY_s、INZ_s 分別為Y、Z向控制指令單DSP 仿真曲線，虛線INY_t、INZ_t 分別為Y、Z向控制指令雙DSP 仿真曲線，從圖3、4 中可以看出曲線吻合較好，說明雙DSP 方案飛控軟件正確實現算法功能。

圖3 Y 向控制指令

圖4 Z 向控制指令

2.3 機時驗證

實行雙DSP 方案后，計算機的處理能力提高了一倍。根據現階段軟件模塊工作時間計算，分配到兩個DSP 后，主從DSP 機時均至少留有40%的余量。

3 結束語

采用雙DSP 方案設計，計算機的處理能力大大提高。且雙DSP 方案硬件設計改動小，軟件設計繼承性強，因此研制周期短，研制風險低。該項目可以供研制周期短，研制經費緊張的項目借鑒或使用，提供了多DSP 數據處理器并行控制的可行性。

［1］張文山，羅生.嵌入式系統軟件實現常見問題分析［J］.航空兵器，2007（6）:47-49.

［2］戈和偉，田高禮.雙余度DSP 數據采集裝置在某型控制器中的應用［J］.物聯網技術，2012（11）:42-46.

［3］宋健，李樹廣. 基于雙DSP 的數據采集控制系統設計［J］.測控技術，2010，29（3）:31-33.

［4］秦鴻剛，劉京科，吳迪.基于FPGA 的雙口RAM 實現及應用［J］.電子設計工程，2010，18（2）:72-74.

［5］宋龍，張文山，靳凌.空空導彈彈載制導控制系統軟件的關鍵技術研究［J］.航空兵器，2004（2）:19-22.

［6］王明惠，劉增明，呂梅柏.一種基于DSP 目標板的嵌入式軟件仿真系統設計［J］.航空兵器，2011（1）:52-55.

［7］董成基，齊杏林，呂靜，等.飛行控制軟件測試用例生成技術［J］.兵工自動化，2012（9）:93-96.