基于標準CMOS工藝太陽能電池的微電源管理系統*

韓 聃，張世林，毛陸虹，謝 生

(天津大學電子信息工程學院，天津300072)

CMOS太陽能電池的應用已有廣泛的研究，與常規的硅太陽能電池不同，CMOS太陽能電池與CMOS工藝相兼容，可與電路系統集成從而實現片上供電，這對電路系統集成度提高和成本降低具有重要意義［1－4］。Arima Y 等人報道了一種用片上CMOS太陽能電池驅動加法器和計數器工作的技術［5］。這種片上集成太陽能電池技術可推廣到無線傳感器網絡(WSN)，射頻識別(RFID)領域中，進而廣泛應用于無線傳感器網絡節點、電子標簽;近年來RFID技術與無線傳感器網絡(WSN)結合已有報道［6－8］，片上集成太陽能電池技術也為這種超級節點提供了一種環保的能源補給方式。

CMOS太陽能電池自身有不可克服的缺點，由于N阱/P襯底寄生結在光照下產生的反向電流損耗明顯［9］，如將電池串聯以提高其輸出電壓，反向電流損耗將更為顯著，電池的效率會大大降低，以至于將產生的光生載流子被全部損耗，而在標準CMOS工藝中很難尋求合適的襯底隔離辦法消除襯底寄生結的影響，所以CMOS太陽能電池大多采用單節PN結并聯的方式來提高輸出功率，導致開路電壓較低(約為0.5 V)。在文獻［10］中制備了一款CMOS工藝兼容的片上集成太陽能電池陣列，其面積約為 0.2 mm2，在 AM1.5、1 000 W/m2、25 ℃標準測試條件下測得最大輸出功率為10.212 μW，電池輸出功率太低，無法直接應用。

Ferri M等人針對CMOS太陽能電池的這一缺點，提出了一種電源管理方案，采用0.35 μm標準CMOS工藝制作［1］。電路系統利用一個儲能電容長時間儲存CMOS太陽能電池的輸出能量，當電容上的能量足夠為后續電路在一段時間內供電時，由一個控制電路控制儲能電容和后續電路相連，電容將長時間儲存的能量短時間放出，以達到后續電路的功率需求。儲能電容上能量泄放完畢后，控制電路將儲能電容與后續電路斷開，讓其完成第二次儲能過程，如此周而復始。當然這就要求負載具有周期性短時間工作的性質，而傳感器網絡節點和半有源電子標簽恰好具有這種性質。

Ferri M提出方案中的儲能電容的控制電路中包含一個遲滯比較器，需要附加的太陽能電池給其供電，這個輔助的太陽能電池會占用很大的面積，提高了集成電路的制作成本;方案中的其他電路功耗也可以繼續降低;此方案只在負載電流為0.9 μA進行了仿真，當負載電流增大時，此方案的應用仍然存在著諸多不穩定因素。

在Ferri M提出的方案的基礎上，本文優化了電路結構和性能，提出了一種新穎的控制電路結構，采用UMC 0.18 μm CMOS工藝，并進行了充分的仿真驗證，使得此方案更具實用性。

1 電路框圖及工作原理

本文提出了以下改進，電荷泵采用低閾值的MOS管以提高其能量轉換效率;原電路的控制電路需一個高耗能的遲滯比較器并為此加入了一個附加的太陽能電池，本方案所設計的控制電路僅在開關關閉和導通之間有微量的能量損耗，穩定時功耗基本為零，無需制作輔助太陽能電池，節約了版圖面積和制作成本;優化了線性穩壓器電路，使穩壓器的靜態電流低于1.5 μA，提高了儲能電容中能量的利用率。改進的電源管理系統結構如圖1所示，系統分為四大部分，能量收集模塊，儲能電容，控制電路和穩壓輸出部分。

圖1 電路框圖及工作原理

能量收集模塊將CMOS太陽能電池的輸出電壓升高，并將能量儲存在儲能電容Cs中。控制電路時刻監視著儲能電容上的電壓，在電壓被提升到2.5 V之前，控制電路中的開關斷開，使得儲能過程Cs不會向后續電路泄放能量。當儲能電容Cs上電壓達到2.5 V時，控制電路中開關閉合，Cs與后續電路相連，通過線性穩壓器(LDO)給負載提供穩定的1.8 V電壓。當儲能電容Cs上能量泄放完畢，控制電路中的開關斷開，儲能電容重新開始充電，重復以上過程。于是整個電源管理系統可以周期性地給負載供電。

2 主要電路模塊設計

2.1 能量收集模塊

能量收集模塊包含一個環形振蕩器，一個電荷泵，電路結構如圖2所示，電荷泵將CMOS太陽能電池的輸出電壓提升到2.5 V，將能量儲存在儲能電容Cs中。

圖2 能量收集模塊

振蕩器和電荷泵的輸入由CMOS太陽能電池直接供給，為了使振蕩器和電荷泵正常工作，輸入電壓要盡可能高，也就是要使CMOS太陽能電池的工作點盡量靠近其開路電壓，以讓其近似等效為一個輸出電壓為開路電壓的電壓源(此電壓近似為0.458 V［10］)。在輸入電壓0.458 V 時仿真結果顯示振蕩器的功耗為2 μW，電荷泵給儲能電容的充電電流約不超過1 μA，所以文獻［10］中的太陽能電池面積稍加增大，就足以保證CMOS太陽能電池的工作點在其開路電壓附近。

為了使儲能電容上的電壓上升到2.5 V，電路采用8級Dickson電荷泵結構，如圖用二極管接法的MOS管構成一個鏈路，時鐘脈沖經電容耦合到各個節點，利用二極管的單向導電性和電容具有存儲電荷的特性，在兩相不交疊的時鐘脈沖的驅動下，將電荷從輸入端推向輸出端。隨著輸出端電容上電荷的不斷積累，電壓也就不斷上升。此處采用低閾值MOS管，由于其閾值電壓較低，降低了電荷泵的逐級電壓損耗，提高了電荷泵的效率。

三個反相器級聯構成環形振蕩器，為了在電荷泵轉換效率和儲能電容充電時間之間達到最好的折中，振蕩器輸出脈沖頻率設置為1.67 MHz。

2.2 控制電路

儲能電容Cs充電時，必須與后續電路斷開，使電荷泵的輸入電流足夠小，保證太陽能電池的工作點在Cs充電過程中始終位于開路電壓附近。當儲能電容上的電壓達到2.5 V時，儲能電容Cs要能與后續電路及時相連，為負載提供能量。當儲能電容Cs上能量泄放完畢后，又必須與后續電路斷開，以完成下一周期的儲能過程。

為了實現以上功能，同時達到最低功率損耗，本文提出了一種全新的能量管理模塊，不包含遲滯比較器，結構簡單，靜態功耗為零。電路結構如圖3所示。

圖3 控制電路

控制電路包含一個電壓感應模塊和一個PMOS開關M6。Vs是儲能電容Cs上的電壓。一串以二極管接法NMOS管等效為一個大電阻，與電容C1串聯。M1和M2控制著 C1的放電回路。M3，M4，M5和R0構成一個非平衡反相器，其輸出低電位為零，輸出高電位比Vs略低，它與Vs的壓差能夠保證開關M6截止。

開關電路的工作過程如下，電荷泵給儲能電容Cs充電過程中，Vs的上升，C1上電壓VC1隨之升高，C1的串聯電阻使C1的充電電流很小，所以VC1升高速度遠慢于Vs，在儲能電容Cs上電壓上升到2.5 V之前，VC1相當于低電位，不足以使M1打開，VC1經過兩級反相控制非平衡反相器輸出高電位，開關M6截止。M1截止C1不放電，VC1跟隨Vs持續上升。

當儲能電容Cs上電壓達到2.5 V時，VC1上升到高電位，M1導通，三級反相之后非平衡反相器輸出為零，開關M6打開，儲能電容Cs向后續電路泄放能量。此時 Vout為1.8 V，M2截止，C1仍然不放電，Vs繼續給C1充電，使開關M6能夠保持一段時間導通，在這段時間內儲能電容Cs放掉相當多的電荷使Vs足夠低，LDO進入截至區，輸出電壓Vout近似為零，此時M2管導通，C1通過M1和M2快速放電，使VC1為低電位，關斷開關M6。儲能電容Cs上電壓再次上升，VC1跟隨Vs，控制電路進入下一個工作周期。控制電路仿真結果如圖5所示。

2.3 線性穩壓器LDO

將MOS管偏置在亞閾值工作區已成為一個重要的低壓低功耗設計方法，采用亞閾值型CMOS基準電壓源和運算放大器的設計已有報道［11－14］。為了給負載提供1.8 V的電壓，本文設計了一個MOS管工作于亞閾值區的線性穩壓電器。它包含一個帶隙基準和一個負反饋穩壓電路，當儲能電容Cs電壓達到一定高度時，PMOS開關打開，穩壓器開始工作。穩壓器的電路圖如圖4所示。

圖4 線性穩壓器電路圖

M1，M2，C2構成帶隙基準的啟動電路，電源通過M2啟動電路，最終C2兩端電壓上升到Vin關斷M2，此時M1和M2都沒有電流流過，啟動電路靜態功耗為零。

帶隙基準給LDO提供一個穩定的參考電壓Vbg，電路采用簡單放大器生成PTAT電流，電流流過R2和Q3產生零溫度系數電壓。

穩壓器中通過一個增益足夠大的運算放大器引入深度負反饋來達到穩定輸出，輸入電壓在1.86 V到2.5 V之間時工作在穩壓區，為負載提供1.8 V穩定電壓。

在輸出電流為30 μA時，LDO壓差為60 mV，靜態電流不超過1.5 μA，小于文獻［1］中的損耗。

2.4 儲能電容

得益于標簽低功耗技術的進步，標簽的總體功耗一般可控制在幾十微瓦。對于這樣低的功率需求，本設計中儲能電容選為微法級別，如果采用片上電容，占用面積很大，成本很高，所以儲能電容采用片外器件。系統的負載是周期性短時間工作的，其中供電時間是由片外電容的大小決定，電容越大，儲能電容上升到2.5 V時，電容上儲存的電荷越多，當其給LDO供電時，電壓從2.5 V下降到1.86 V的時間越長。為了保證儲能電容上的電壓在上升到2.5 V之前控制電路中PMOS開關斷開，控制電路中的電容C1也應該按比例隨儲能電容的增大而增大，C1越大，C1上電壓上升的時間就越慢，開關斷開的時間就越長，從而保證了儲能電容Cs上電壓能穩定上升到2.5 V。

本電路中的儲能電容選用漏電電流很小的鉭電容。當儲能電容為 1 μF，負載電流 30 μA，C1為 8 pF時，儲能電容電壓Vs，LDO輸出電壓Vout，控制電路電容電壓VC1周期變化曲線如圖5所示。

圖5 儲能電容電壓Vs，LDO輸出電壓Vout，控制電路電容電壓VC1周期變化曲線

3 后仿結論

在UMC 0.18 μm CMOS 工藝下，本文將設計的電源管理系統作為一個整體電路設計了版圖，如圖6所示。

圖6 UMC 0.18 μm CMOS工藝下電源管理系統整體版圖

通過寄生參數的提取，最終得到后仿結果。負載變化時，供電時間也隨之變化，圖7顯示了儲能電容為1 μF時供電有效時間隨負載電流的變化。當負載電流為30 μA時，隨著儲能電容的變化，一周期內的有效供電時間變化如圖8所示。儲能電容為1 μF，一個周期可達到大于20 ms的供電時間，可以滿足ISO/IEC WD 18000－6REV1協議中標簽的供電需求。

圖7 供電周期內的有效供電時間隨負載電流的變化周期變化曲線(Cs為1 μF)

圖8 供電周期內的有效供電時間隨儲能電容的變化曲線(ILOAD為 30 μA)

4 結論

本文設計了一款CMOS太陽能電池的電源管理系統，使得CMOS太陽能電池可為電路系統片上供電。本系統適用于周期性短時間工作的電路，可以集成在傳感器網絡節點和半有源電子標簽中為其供電。本系統的控制電路能夠感知儲能電容上的電壓變化，并且控制儲能電容在恰當的時候向負載供電，最后通過電路系統的回饋信號使控制電路掐斷開關，讓儲能電容進入下一個充電周期。基于UMC 0.18 μm CMOS工藝，在Spectre環境下仿真，當儲能電容為1 μF，負載電流為30 μA時，一個周期能夠維持大于20 ms的供電時間，有效輸出電壓1.8 V，LDO壓差為60 mV，靜態電流小于1.5 μA，達到了ISO/IEC WD 18000－6REV1協議中標簽的供電標準，本文將設計的電源管理系統作為一個整體電路設計了版圖，版圖面積為 713 μm×533 μm。

［1］ Ferri M，Pinna D，Dallago E，et al.A 0.35 μm CM-OS Solar Enevergy Scavenger with Power Storage Management System［C］//Proceedings of 5th International Conference on Ph.D.Research in Microelectronics and Electronics，2009:88－91.

［2］ Ferri M，Pinna D，Dallago E，et al.Integrated Micro-Solar Cell Structures for Harvesting Supplied Micro Systems in 0.35 μm CMOS Technology［C］//Proceedings of the Eighth IEEE Sensors Conference 2009，2009:542－545.

［3］ Guilar N，Chen A，Kleeburg T，et al.Integrated Solar Energy Harvesting and Storage［C］//Proceedings of the 2006 International Symposium on Low Power Electronics and Design，2006:20－24.

［4］ Perlaky G，Mezosi G，Zolomy I.Sensor Powering with Integrated MOS Compatible Solar Cell Array［J］.Proceedings of the 2006 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems，2006:251－253.

［5］ Arima Y，Ehara M.On-Chip Solar Battery Structure for CMOS LSI［J］.IEICE Electron Express，2006，13(3):287－291.

［6］ 李蕾，謝生，黃曉綜.應用于無源RFID標簽的CMOS溫度傳感器［J］.傳感技術學報，2010，23(8):1099－1101.

［7］ 張歡，毛陸虹，王倩，等.集成于無源UHF RFID標簽的新結構CMOS 溫度傳感器［J］.傳感技術學報，2011，24(11):1526－1531.

［8］ 王倩，毛陸虹，張歡.集成于無源UHF RFID標簽的高分辨率CMOS 溫度傳感器［J］.傳感技術學報，2012，25(4):462－467.

［9］ Ferri M，Pinna D，Grassi M，et al.Model of Integrated Micro Photovoltaic Cell Structures for Harvesting Supplied Microsystems in 0.35 μm CMOS Technology［C］//IEEE Sensors 2010 Conference，2010:232－235.

［10］侯賀剛，張世林，郭維廉，等.應用于無源 UHF RFID標簽的CMOS兼容集成微型太陽能電池研究［J］.光電子激光，2012，23(6):1051－1056.

［11］ Ka Nang Leung，Philip K T MOK，Chi Yat Leung.A 2 V 23 μA 5.3× 10－6/℃ Curvature-Compensated CMOS Bandgap Voltage Reference［J］.IEEE J Sol Sta Circ，2003，38(3):561－564.

［12］ Ramasamy S，Venkaramani B，Meenachisundaram P，et al.A Low-Power CMOS Voltage Reference Circuit Based On Subthreshold Operation［C］//Int Elec Dec Conf Penang，2008:1－6.

［13］ Li Yongjia，Xia Xiaojuan，Guan Jiawei，et al.A Simple Subthreshold CMOS Voltage Reference with Curvature Compensation［C］//Asia Pacif Microelec Elec Postgrad Resear Comf Shanghai，2009:364－367.

［14］陳宇，牛秀卿.工作在亞閾值區CMOS OTA的研究［J］.南開大學學報(自然科學)，2000，33(1):97－101.