一種高效網絡接口的設計

摘 要： 為了得到比傳統片上網絡的網絡資源接口（NI）更高的數據傳輸效率和更加穩定的數據傳輸效果，提出了一種新的高效網絡接口的設計方法，并采用Verilog HDL語言對相關模塊進行編程，實現了高效傳輸功能，同時又滿足核內路由的設計要求。最終通過仿真軟件Xilinx ISE Design Suite 12.3和ModelSim SE 6.2b得到了滿足設計要求的仿真結果。

關鍵詞： 片上網絡； 網絡資源接口； 核內路由； Verilog HDL

中圖分類號： TN911?34 文獻標識碼： A 文章編號： 1004?373X（2013）10?0059?03

0 引 言

隨著納米時代的到來，集成電路工藝不斷的發展，特別是VISI設計技術的進步，系統級芯片的設計迎來了巨大的挑戰，而這個挑戰的的關鍵就是怎么樣實現更高的通信效率。這個問題的出現也預示著多核技術時代的到臨。為了應對這個挑戰，人們提出了片上網絡（Network on Chip，NoC）的概念。片上網絡（NoC）移植了網絡通信的方式，進而來解決多核時代的IP核互聯通信的問題。由于片上網絡（NoC）具有優秀的可擴展性和相對較好的功耗效率，目前已經被大多數人認為是解決當前甚至未來芯片設計中關于通信問題的最重要的技術之一。

1 NoC簡介

圖1為傳統2D?MESH結構的NoC示意圖。圖中明顯可以看出片上網絡（NoC）主要由4部分組成：資源節點（IP核）、路由節點、網絡接口NI（Network Interface）和全局鏈路。其中網絡接口NI就是連接IP核與通信網絡的橋梁，同時網絡接口NI的設計也是片上網絡（NoC）設計技術中重要的一環。

2 通用網絡接口NI的結構及模塊功能

網絡接口的作用主要基于網絡中關于信息包信息的傳輸，并且將其轉換成資源模塊可用的形式。它的主要功能包括3個方面：提取關于IP核與網絡之間的通信協議；支持任何IP核與網絡接口連接；對數據進行打包和解包。

當數據在NoC中傳輸時，網絡接口將主IP核中的數據進行打包，并進行校驗，然后將其傳輸到路由節點進入網絡，最后由目的IP核的網絡接口進行解包，校驗進入到目的IP核中。圖2是通用網絡接口的結構模塊圖[3]，如圖2所示其主要由通用核接口、數據打包單元、數據解包單元、存儲單元和異步FIFO構成。數據打包單元主要將來自IP核的信息進行打包，其首先將信息轉換成流控單元（flit），然后在網絡中進行傳輸，其主要由包頭編碼單元，數據處理單元和FIFO控制單元構成。而解包單元主要是將數據包進行轉換，滿足目的IP核所需要的數據形式。數據打包單元和數據解包單元共享網絡接口中的存儲單元，這樣做主要是易于鏈接不同模塊。

3 高效網絡接口的設計

3.1 總體結構的設計與分析

當原始數據從IP核傳輸到本網絡接口，首先由數據接收模塊將原始數據打包，并將其分為多個片（flit）[6]。通常數據包被分為：Head flit，Date1 flit，Date2 flit，Tail flit等4部分[7]，而本網絡接口將其壓縮為Head flit，Date1 flit，Date2 and control flit三部分，主要是將Tail flit壓縮到傳統Data2 flit中，因為Tail flit中只含有一個完成控制信號，所以將其合并到最后一個數據片上，通過寄存器控制模塊控制發送，通過網絡到達目的網絡接口，由其將接受到的數據包進行解包，滿足目的IP核的需求，同時傳輸到目的IP核。由于本網絡接口也可以嵌入到IP核中，因此可以提前將Head flit發送出去，使Head flit的發送與數據打包并行處理。這樣就加速了數據的傳輸速率。

3.2 數據接收模塊的設計

3.3 數據發送模塊的設計

3.4 寄存器控制組模塊的設計

4 系統仿真與驗證結果

5 結 語

本文設計的網絡接口主要是針對對數據傳輸速率要求較高，對傳輸效果穩定性要求較高的NoC體系。通過實驗基本實現了設計要求，同時此網絡接口具有較強的實用性，對與今后核內路由的研究具有重要的意義。

參考文獻

[1] RADULESCU A， DIELISSEN J， PESTANA S G， et a1. An efficient on?chip NI offering guaranteed services， shared?memory abstraction and flexible network configuration [J].IEEE Transactions on Computer?aided Design of Integrated Circuits and Systems， 2005， 24（1）： 4?17.

[2] BERTOZZI D， BENINI L. XpIPes： a network?on?chip architecture for Gigascale systems?on?chip [J]. IEEE Circuits and Systems Magazine， 2004， 4（2）： 18?31.

[3] SINGH Sanjay Pratap. Modeling and analysis of router architectures and network interface architecture for network on chip [D]. Dallas， USA： The University of Texas， 2006.

[4] 張楠.高效的片上網絡體系結構：核內路由[D].杭州：浙江大學，2008.

[5] 劉勇.MPsoc通信互聯技術研究[D].西安：西安電子科技大學，2009.

[6] 歐陽一鳴，倪晉照，劉炎炎.一種更可靠的資源網絡接口結構[C]//第六屆中國測試學術會議論文集（CTC2010）.北京：機械工業出版社，2010：73?75.

[7] DALLY W J， TOWLES B. Route packets， not wires： on?chipinterconnection Networks [C]// Proceedings of the 38th Conference on Design Automation. [S.l.]： CDA， 2001： 684?689.

[8] SALMINEN E ， KULMALA A. HML Inen TD survey of network?on?chip proposals [J]. White Paper， OCP2IP， 2008 （3）： 1?12.

[9] 山蕊，蔣林，李平.一種通用片上網絡適配器的設計與實現[J].微電子學與計算機，2011，28（3）：27?29.

[10] 岳培培，陳杰，劉建.用于片上網絡的網絡接口設計[J].計算機工程，2009，35（10）：9?12.