便攜式圖像采集器的研制

摘 要： 在此設計的以嵌入式DSP和CPLD為核心的圖像采集系統，完成了對圖像傳感器輸出的數字信號進行采集并快速處理的功能。主要包括電源模塊、DSP外圍電路、數字圖像處理模塊和CPLD邏輯控制模塊等。體積較小，成本比較低，在線編程靈活，實時性高的特點是此圖像采集處理系統的最大特點，對于嵌入式系統中的經常出現的大小、輕重和成本等在實際中的瓶頸現象可以較好的解決。且文中所設計的便攜式圖像采集器對512K×8 b以下的容量是通用的。最后的調試實驗結果表明，此圖像采集系統達到設計的預期目標。

關鍵詞： DSP； CPLD； 圖像采集； 圖像處理

中圖分類號： TN919?34； TP368 文獻標識碼： A 文章編號： 1004?373X（2013）24?0081?05

Development of portable image acquisition device

WU Jie1， ZHU Ling?ming2， WANG Zhi?kun3， SONG Xiao?ru1

（1. School of Electron Information Engineering， Xi’an Technological University， Xi’an 710032， China；

2. Hunan Aerospace Management Bureau， Changsha 410205， China；

3. The 7801 Institute， China Aerospace Science and Industry Corporation， Changsha 410205， China）

Abstract： The image acquisition hardware system designed in this paper， taking DSP and CPLD are as the core， has the functions of the acquisition and quick processing of the digital signal output by image sensor. It is composed of power supply module， DSP peripheral circuit， digital image processing module and CPLD logic control module. It has the merits of small volume， low cost， flexible online programming， perfect real?time processing， etc. It can solve the practical application conflicts among the weight， size， cost， etc. It has the universality for amount of data which is less than 512 K×8 b. The debugging results show that the image acquisition system achieve the expected goal.

Keywords： DSP； CPLD； image acquisition； image processing

0 引 言

隨著現代高科技電子技術的快速發展，圖像采集與處理，尤其是嵌入式圖像采集處理得到越來越廣泛的應用。而傳統基于計算機的圖像采集處理系統，應用CCD圖像傳感器和視頻解碼芯片實現的圖像采集系統，硬件組成復雜，體積龐大，不便于攜帶[1]。DSP（Digital Signal Processor）微處理器所特有的性能已被廣泛應用于要求處理速度快、實時性要求高的各種場合，比如：信號處理能力比較強，體積較小，實時性相對高，便攜性好等；而CPLD（Complex Programmable Logic Device）是EDA技術的不可缺少的組成部分之一。其特點是開發周期短、成本相對比較低、設計靈活性能比較強等。本文以DSP微處理器和CPLD為核心，應用CMOS圖像傳感器的圖像采集處理系統既能較好滿足處理的實時性又能滿足小型化便攜式的要求，有著十分廣泛的應用前景。

1 便攜式圖像采集器系統總體方案設計

本系統主要由圖像采集和圖像處理兩大部分組成。DSP微處理器是系統的核心，負責圖像處理，同步邏輯時序控制主要由CPLD來完成，圖像采集當然由圖像傳感器OV7660來完成。本文將圖像數據采集和處理集成到同一系統中，實現嵌入式的最大特點，減小硬件電路的體積大小，把可編程邏輯器件的優勢發揮盡致，提高整個系統的性能。USB接口方便了圖像數據的輸出。系統框圖如圖1所示。

2 圖像采集模塊

CMOS傳感器具有功耗小、成本低、便于集成等優點[1]。OV7660的驅動過程遵循SCCB（Serial Camera Control Bus）協議。

圖1 系統的整體框圖

通過對僅需要更改的數據寄存器操作寫數據，即可設置OV7660的寄存器值。因而文中采用三相寫數據的方法。當SIO_C為高電平時，OV7660的ID地址被發送，再把寄存器地址送入，接著要寫入寄存器中的數據送入；最后當SIO_C為高電平時，使SIO_D信號大約保持低0.6 μs的高電平，再保持1.3 μs的高電平，即滿足結束條件。

根據CMOS圖像傳感器OV7660的數據手冊中輸出數據時序圖[2]，可知傳感器在輸出一幀同步信號（VSYNC）后，即輸出一幀的數據。這一幀幀包括了144行圖像數據。然后在輸出1行數據時，輸出HREF行同步信號。在PCLK像素同步信號的上升沿穩定輸出，其中每行輸出176個像素點。分析OV7660的時序圖可知，VSYNC即幀同步信號，表示1幅圖像數據開始采集。因此其可作為DSP的中斷信號輸，初始化接收和傳送圖像數據的DSP內部外設。

3 硬件系統設計

系統硬件設計主要包括電源模塊、DSP外圍電路模塊（時鐘電路、復位電路、外擴存儲器等模塊電路）、數字圖像處理器電路模塊和CPLD邏輯控制模塊等。

3.1 嵌入式微處理器DSP的外圍電路模塊

3.1.1 電源模塊

設計電源模塊電路時，尤其是嵌入式系統，通常需考慮功率和散熱問題。TMS320VC5402是DSP微處理器的典型芯片之一。其具有較好的電源性能，可雙電源供電方式，其工作電壓等級分別為3.3 V和1.8 V。考慮到雙電壓和上電次序，選擇了TI公司專用電源芯片TPS73HD301。其性能指標：輸入電壓等級3.97～10 V，輸出電壓中，一路為3.3 V，另一路是可調的，其輸出范圍為1.2～9.75 V，芯片自身保證上電順序；其電源電路硬件結構圖如圖2所示。

3.1.2 存儲器擴展

對于圖像處理往往對存儲器容量的要求比較高，而VC5402的內部存儲器資源很難滿足要求，因而對其外部存儲器的擴展是必要的。

圖2 電源模塊原理圖

（1）擴展程序存儲空間

由于文中大致有101 376×8 b的實驗數據量，因而VC5402的本身數據空間遠遠不能滿足要求，存儲擴展是必須的。由于采集的圖像數字暫時不存放在數據空間（由于考慮到較為復雜的數據空間），直接將其存儲在程序空間。

考慮到本課題實驗用到的圖像系統的速度、電壓和容量等參數要求，選用擴展的程序存儲芯片是ISSI公司的靜態RAM芯片IS62LV51216AL。該芯片特性：512K×16 b的容量大小，最短10 ns的讀取時間，將，每頁32 Kb大小，共4頁的SRAM，即共128 Kb的容量，這樣是可以滿足圖像數據容量的要求。

圖3 數據存儲器的擴展圖

采集圖像是通過CPLD_AB和OV7660_ DB給數據存儲RAM中寫如采集處理的圖像數據信息。5片74LV245芯片可以實現CPU的AB、DB與數據存儲RAM隔離驅動，整個采集系統的工作效率大大提高。當一幀圖像數據采集完后，傳感器OV7660采集停止，CPLD釋放RAM總線的控制權，同時采集完成的中斷信號通知微處理器讀取并處理數據。圖3中的74LV245被選通，數據存儲器RAM總線釋放給CPU控制權，來讀取圖像信息，完成圖像處理。處理結束后，微處理器釋放RAM總線的控制權，通知CPLD開始采集下一幀圖像。

（2 擴展數據存儲空間

便攜式器件最大的特點是需要脫機運行，因此必須考慮到存放脫機程序。一些重要的啟動程序、應用軟件及重要數據等存儲在FLASH存儲器中，主要是利用了可擦寫，易操作等的最大的特點。AT49LV4096A芯片是ATMEL公司的一款典型低功耗的FLASH存儲器，其電壓等級為3.0～3.6 V，512K×8 b或256K×16 b的存儲容量，數據可以保存100年以上，高達10萬次的可重復編程次數。

圖4 FLASH存儲的外圍電路

3.2 圖像數據采集模塊

OV7660圖像數據采集系統主要完成圖像數據采集，其圖像數據總線、幀圖像數據時鐘、幀同步信號、行同步信號與CPLD圖像數據接收緩存板相連。其電路結構圖如圖5所示。

圖5 CMOS數字圖像傳感器的電路圖

該系統設計采用OV7660的電路如圖5所示。其中， UV0～UV7及Y0～Y7是圖像數據的輸出總線，VSYNC是圖像幀同步信號，HREF是圖像的行同步信號，PCLK是圖像數據時鐘在時鐘的上升沿，圖像數據發生跳變。SBB引腳接跳線，用于設置OV7660在復位時讀取引腳狀態或I2C方式配置；PWDN引腳接地，OV7660不能工作在睡眠模式；UV0～UV7，Y0～Y7，XCLK1，HSYNC，VSYNC，PCLK，HREF，FODD，FREX接26針的插座，與CPLD相連，由CPLD輸出時鐘和控制信號控制OV7660。

3.3 CPLD邏輯控制電路

本課題控制的核心是CPLD模塊。芯片的存儲、時序控制和讀寫控制邏輯等是本設計的主要內容。微處理器DSP數據和程序空間的尋址靠[DS]，[PS]以及[MSTRB]等信號來完成。其中[DS]，[PS]以及[MSTRB]等信號來完成微處理器的數據空間和程序空間的尋址。

相應的外圍器件選通后，CPLD實現譯碼功能，可大大簡化硬件設計，比如SRAM、FLASH等外圍的選通和控制，簡化了DSP微處理器的軟件設計量，系統的可擴展性增強了。為了更進一步完善系統性能，更多的邏輯控制可以利用CPLD來實現，CPLD控制模塊功能框圖如圖6所示。

圖6 CPLD的邏輯框圖

如圖6所示的CPLD邏輯功能說明如下：

（1）當CPLD與DSP通信時，通過讀取XF電平和HOLD信號，來申請和釋放總線控制權，來解決總線沖突問題；

（2）當圖像采集過程時，圖形采集器OV7660的HREF，VSYNC同步信號及時鐘信號PCLK，可以邏輯控制數據鎖存，產生地址信號，靜態存儲的讀、寫和片選信號；

（3）微處理器的控制信號（比如：片選RAM_CE、允許RAM_OE、寫信號RAM_WE、片選Flash_CE、允許Flash_OE及寫信號Flash_WE）和高位地址分頁信號（A15，A16）在處理外部靜態存儲器和FLASH時，可以完成了鎖存和譯碼的功能。

CPLD編程使用時，當HREF為高電平時，像素同步信號PCLK的分頻時鐘2PCLK是準確的；Y信號輸出有效，將并行轉為串行數據，即分頻時鐘2PCLK為并串轉換電路的使能信號，其則轉化時鐘是實現對微處理器的多功能緩沖串口McBSP的初始化，由McBSP的BCLKR同步接收時鐘來提供。CPLD軟件也可實現串并轉換功能，如圖7所示。

圖7 CPLD完成的時序轉換功能

3.4 圖像數據接收和傳輸

如圖8所示為圖像處理中數據的接收和保存。微處理器DSP內置的外設可以用來接收和傳輸圖像數據。圖中McBSP多功能緩沖串口可以接收圖像數據[2]。DSP微處理器接收數據通過BDR口，以8位為一幀打包。BFSR接收幀同步信號以一幀8位信號來接收確定。微處理器DSP發出的BCLKR圖像發送時鐘信號，作為圖像數據并串轉換的時鐘，通過BDR數據接收口接收串行的圖像信息。接收到的信息暫存在RAM數據緩存區，同時也可以通過通信口送到上位機保存。

圖8 圖像數據接收和保存連接圖

4 系統軟件設計

系統軟件設計主要包括DSP微處理器和CPLD邏輯控制兩大部分。DSP微處理器作為整個系統的控制核心單元，主要負責系統的初始化、圖像的采集和處理以及LED顯示等功能；而CPLD邏輯控制功能適合系統的實時性要求。系統軟件流程圖如圖9所示。

系統上電后，首先通過TPS73HD301的復位引腳進行復位工作。復位后，系統運行內部Bootloader程序，將用戶程序搬運至指定地址后轉移到程序入口開始主程序的執行。微處理器的I/O端口（McBCP多功能緩沖串口）可以用來模擬圖像采集需要的SCCB可以對總線協議。可以實時發送采集圖像的信號，可以對數字圖像傳感器OV7660進行初始化，還可以將采集到的并行數據轉換為串行數據。同時OV7660的幀同步信號發出中斷信號給DSP微處理器后。這樣啟動圖像數據接收和傳輸的微處理器，即相應的圖像處理功能在DSP內部執行。圖像處理結束后，進入下一輪數據采集處理。

圖9 系統軟件流程圖

5 系統測試

本系統中CPLD可編程邏輯技術提供存放圖像信息的SRAM數據存儲器的數據線、地址線、片選信號線和讀寫信號線等。當進行數據采集時，數據存儲器的地址信號SRAM由計數器產生。其中用來作為地址計數器的計數時鐘的是數據同步時鐘信號PCLK。參考圖像傳感器OV7660的輸出時序圖，同PCLK下沿同步數據輸出。因此文中用數據同步時鐘信號PCLK的上升沿鎖存，從而避免數據轉換時產生的不確定狀態。因此，在采集之前，假設初始地址是零，在數據同步時鐘信號PCLK的上升沿實現地址加1操作，從而滿足數據地址，相應地，HREF和PCLK反相分別作為片選信號和讀寫信號[2]。

CPLD檢測DSP的XF為高電平時，說明TMS320VC5402馬上就要訪問存儲器。外部ROM存儲空間對應SRAM，外部RAM存儲空間對應FLASH存儲器。當微處理器訪問存儲器時，CPLD綜合邏輯控制可以產生各個選通信號，其波形仿真圖如圖10所示。

具體的圖像數據的采集驗證如圖10所示。由圖10看出UV總線和Y總線輸出的幀圖像的各像素點的原始RGB值，在行有效時（HREF為高電平）為41，37，11（R1，G1，B1）；40，44，11（R2，G2，B2）等。

6 結 語

本設計的總體方案為以CPLD控制圖像的采集，微處理器DSP主要負責圖像數據的處理。本圖像采集處理系統最大的特點：較小的體積，較低的成本，且在線靈活編程，實時性較高等。本課題設計的圖像采集系統實現了圖像傳感器OV7660輸出的數字信號，可實時快速地進行采集并處理，尤其是圖像容量小于512K×8 b容量的圖像采集處理具有通用性。

圖10 圖像數據采集實驗結果圖

本文所設計的圖像采集處理器配合相關的硬件，充實有關的軟件，其應用領域還是比較廣泛的。比如：醫療設備中圖像的采集處理、指紋識別、人臉識別等。因此本次設計的圖像處理系統，若是更完善，應用前景會更廣闊，也將會有顯著的社會效益和經濟效益。

參考文獻

[1] 涂曉昱.基于DSP的通用實時圖像系統設計和研究[D].杭州：浙江大學，2004.

[2] Anon. OV7660FSG/OV7660FSL color VGA （640*480） concept camera module with Omni Pixel TM technology， version 1.2 [DB/OL]. [2005?04?13]. http：//www.ovt.com.

[3] ZARNOWSHI J. Active?pixel CMOS sensor improves their image [J]. Laser Focus World， 1999， 35（7）： 111?116.

[4] 李芳.DSP在圖像處理中的應用[D].杭州：浙江大學，2006.

[5] 胡曉飛，殳國華，張士文.基于視頻處理芯片和CPLD的實時圖像采集系統[J].電子技術，2002（10）：28?30.

[6] 吳繼華，王誠.Altera FPGA/CPLD設計[M].北京：人民郵電出版社，2005.

[7] CHANG M. Teaching top?down design using VHDL and CPLD [C]// Proceedings of IEEE Frontiers in Education Conference. Salt Lake City， UT： IEEE， 1996， 2： 514?517.

[8] 施先旺，王鵬武.發動機工況實時調節軟件設計[J].火箭推進，2012（5）：70?76.

[9] 施先旺.基于DSP/BIOS實現發動機實時在線狀態監測[J].火箭推進，2010（5）：54?58.

[10] 范俊鋒，鄧軻，簡秦勤.基于DSP+FPGA的圖形顯示控制系統[J].電子科技，2013（3）：78?79.