帶2階溫度補償?shù)亩噍敵鰩痘鶞孰妷涸?/h1>
2013-04-12 00:00:00賈鵬丁召楊發(fā)順
現(xiàn)代電子技術 2013年24期
摘 要： 基于傳統(tǒng)帶隙基準的原理，通過優(yōu)化電路結構，消除雙極晶體管基極?發(fā)射極電壓中的非線性項，設計了一種帶2階補償?shù)亩噍敵鰩痘鶞孰妷涸础Ｕ麄€電路采用CSMC 0.5 μm CMOS工藝模型進行仿真。Spectre仿真結果表明，在-55～125 ℃的溫度范圍內(nèi)，帶隙基準電壓源的溫度系數(shù)為3.1 ppm/℃，在5 V電源電壓下，輸出基準電壓為1.299 4 V；帶隙基準電壓源的電源抑制比在低頻時為84.5 dB；在5 V電源電壓下，可以同時輸出0～5 V多個基準電壓。
關鍵字： 帶隙基準源； 2階補償； 多輸出； 溫度系數(shù)； 折疊式共源共柵
中圖分類號： TN432?34 文獻標識碼： A 文章編號： 1004?373X（2013）24?0156?04
Multi?output bandgap reference voltage source with second?order temperature compensation
JIA Peng， DING Zhao， YANG Fa?shun
（Key Laboratory of Micro?Nano?Electronics and Software Technology of Guizhou Province， Guizhou University， Guiyang 550025， China）
Abstract： Based on the principle of traditional bandgap reference， a multi?output bandgap reference voltage source was designed by optimizing the circuit structure and eliminating the nonlinear term in base?emitter voltage of the bipolar transistor. The circuit was simulated with CSMC 0.5μm CMOS process model. The simulation results show that the temperature coefficient of bandgap reference voltage source is 3.1 ppm/℃ in the temperature range of ?55℃～125℃， and the output reference voltage is 1.2994 V at 5 V supply voltage； PSRR of the bandgap reference voltage source is 84.5 dB at low frequency， and several reference voltages between 0～5V can be output simultaneously at 5 V supply voltage.
Keywords： bandgap reference voltage source； second?order compensation； multi?outpu； temperature coefficient； folded cascode
0 引 言
高性能的電壓基準源是高性能模擬、數(shù)字和電源管理系統(tǒng)中的關鍵模塊，它在電路系統(tǒng)中為其他功能模塊提供高精度的電壓基準，或由其轉化為高精度電流基準。傳統(tǒng)的帶隙基準是通過一階補償產(chǎn)生的溫度系數(shù)一般為幾十個ppm/℃，無法滿足現(xiàn)代高性能電路系統(tǒng)的需要，必須進一步降低帶隙基準電壓的溫度系數(shù)[1?2]。因此，本文提出了一種帶有二階溫度補償，可以為多個電路同時提供穩(wěn)定電壓的多輸出帶隙基準電壓源。
1 帶隙基準電壓源的工作原理
如果將兩個具有相反溫度系數(shù)的電壓以適當?shù)臋嘀叵嗉樱罱K就可以得到零溫度系數(shù)的電壓。帶隙基準電壓的原理就是將一個具有負溫度系數(shù)的電壓和一個具有正溫度系數(shù)的電壓加權相加，這樣就可以得到具有零溫度系數(shù)的基準電壓，其基本原理如圖1所示。
1.1 負溫度系數(shù)電壓
負溫度系數(shù)電壓[3?7]由雙極型晶體管的基極?發(fā)射極電壓VBE來實現(xiàn)，VBE與溫度的關系式[8]為：
[VBE（T）=VBG-（VBG-VBE0）TT0-（η-α）VTln TT0] （1）
式中：η是和三極管的結構有關的量，它的值大約為4；α是和流過三極管的電流有關的一個量，當PTAT電流流過三極管時α為1；當與溫度不相關的電流流過三極管時α為0；T0為參考電壓，VBG為硅的帶隙電壓。由式（1）可以看出VBE是一個具有負溫度系數(shù)的電壓，其溫度系數(shù)約為-2 mV/℃。
1.2 正溫度系數(shù)電壓
如果兩個同樣的雙極型晶體管（IS1=IS2=IS0，IS0是雙極晶體管的飽和電流）偏置的集電極電流分別為nI0和I0，忽略晶體管的基極電流，那么工作在不同的電流密度下，晶體管基極?發(fā)射極電壓的差值ΔVBE與絕對溫度成正比，如式（2）所示：
[ΔVBE=VBE1-VBE2=KTqlnn] （2）
ΔVBE表現(xiàn)出正的溫度系數(shù)[9?10]，值為+0.087 mV/℃。
圖1 帶隙基準電壓的一般原理
2 一階溫度補償?shù)膸痘鶞孰妷涸碵11]
利用上面正、負溫度系數(shù)的電壓加權相加，就可以得到一個近似零溫度系數(shù)的電壓基準源。如圖2所示，通過放大器的深度負反饋，使VX=VY，產(chǎn)生一個與一階溫度不相關的電流（I1+I2），流過R3則產(chǎn)生一個基準電壓。在圖2中，由VX=VY，從而得到正溫度系數(shù)的電流：
[I1=VBE，Q2-VBE，Q1R1=lnnR1VT] （3）
通過與晶體管基極和發(fā)射極之間并聯(lián)的電阻R2，就可以得到負溫度系數(shù)的電流：
[I2=VBE，Q2R2] （4）
圖2 一階溫度補償?shù)膸痘鶞孰妷涸?/p>
調(diào)節(jié)R1和R2的比值關系就可以得到一個與一階溫度無關的基準電壓：
[VBG=R3（I1+I2）=R3lnnR1VT+R3R2VBE，Q2] （5）
3 二階溫度補償?shù)膸痘鶞孰妷涸?/p>
由于一階補償?shù)膸痘鶞孰妷涸粗泻雎粤穗妷旱母唠A項，使得溫度系數(shù)和電源抑制性無法滿足在高性能電路中的需要，因此二階補償是必要的。分析式（1），要降低基準電壓源的溫度系數(shù)，需消除式（1）中第三項對輸出電壓的影響。
將一階與溫度無關的電流通過一個PMOS電流鏡得到鏡像，然后將其流過一個三極管Q3，其基極?發(fā)射極電壓VBE，Q3的表達式中α=0，如圖3所示。
圖3 二階溫度補償?shù)膸痘鶞孰妷涸?/p>
由式（1）可以得到：
[VBE，Q3（T）=VBG-（VBG-VBE0）TT0-ηVTln TT0]（6） [VBE，Q2（T）=VBG-（VBG-VBE0）TT0-（η-1）VTln TT0] （7）
通過將式（6）、式（7）這兩個電壓相減可以得到一個和式（1）中的第三項成正比的電壓：
[VNL=VBE，Q2（T）-VBE，Q3（T）=VTln TT0] （8）
將此電壓轉換為電流INL，再與電流I1+I2加權相加，就可以消除VBE中的第三項的影響，從而降低了基準電壓源的溫度系數(shù)。
在圖3中，流過[R4]和[R5]的電流為：
[INL=VNLR4，5] （9）
由圖3得到的基準電壓：[VBG=R3（I1+I2+INL）=R3（VTlnnR1+VBE，Q2R2+VNLR4，5）]（10） 其中，推導得到R4，5為：
[R4，5=R2η-1] （11）
電路中的運算放大器是帶隙基準電壓源電路的關鍵部分之一，為了提高增益，采用兩級放大電路，其中第一級采用共源共柵的結構。該折疊共源共柵放大器具有寬的共模輸入范圍和大的輸出電壓擺幅。
同時，采用PMOS管作為差分輸入級，可以降低輸入共模的電平，第二級為LDO緩沖器。運算放大器電路結構如圖4所示。
圖4中M14～M25構成偏置電路，為帶隙基準電壓源電路和運算放大器電路個晶體管提供合適的偏置電流和電壓，使電路工作在合適的狀態(tài)。由于兩級運放往往會產(chǎn)生兩個低頻極點，所以采用米勒電容C1來做頻率補償。R1作為調(diào)零電阻，將由米勒補償可能產(chǎn)生右半平面的零點移至左半平面，從而改善和提高二級運算放大器的穩(wěn)定性。圖5是帶二階補償?shù)膸痘鶞孰妷涸吹目傮w電路。M2a，M3a，M4a，M5a，M6a構成基準電壓源的啟動電路，當電源電壓上電時，M3a導通，將M2a的柵端電壓拉高，進而M2a導通，M1a的柵端電壓拉低，基準源開始工作，電路工作正常后，M4a管導通，將M2a的柵端電壓拉低，M2a管截止，啟動電路關斷。
圖5 帶二階補償?shù)膸痘鶞孰妷涸吹碾娐?/p>
4 仿真結果測試與版圖設計
本設計是基于CSMC 0.5 μm CMOS混合信號工藝模型，利用Cadence軟件對設計電路進行仿真驗證。溫度特性仿真結果如圖6所示，在-55～125 ℃的范圍內(nèi)，輸出電壓平均為1.299 4 V，保持穩(wěn)定，溫度系數(shù)為3.1 ppm/℃，具有良好的溫度系數(shù)，如圖6所示。
圖6 溫度特性仿真圖
當電源電壓由2.7 V變化到5 V時基準電壓源輸出電壓的變化如圖7所示。輸出電壓的變化量約為2.9 mV，輸出電壓變化ΔVref=1.26 mV/V，基準源在2.7 V以上電源電壓開始正常工作，具有較好電源抑制性。
圖8所示為帶隙基準電壓源的電源抑制比仿真結果，在低頻時的電源抑制比約為84.5 dB，具有良好的電源抑制能力，具有較好的穩(wěn)定性。
圖7 基準電壓隨電源電壓的變化
圖8 電壓抑制性的仿真結果
在版圖設計中充分考慮了三極管和電阻匹配的問題，考慮到溝道長度調(diào)制效應和電流鏡產(chǎn)生的閃爍噪聲和熱噪聲，設計中采用較長溝道的MOSFET，設計版圖如圖9所示。
圖9 帶隙基準電壓源版圖
5 多輸出帶隙基準電壓源
多輸出帶隙基準源電路如圖10所示，電路中帶有一個負反饋的運算放大器。M2管將M1管的電流鏡像，通過調(diào)節(jié)R2～R6的電阻值得到需要的穩(wěn)定電壓。比如OUT2端輸出的電壓為：
[Vref2=VrefR1（R3+R4+R5+R6）] （12）
其中Vref是上文中的帶二階補償?shù)膸痘鶞孰妷骸?/p>
圖10 多路輸出的帶隙基準源電路
本文得到多輸出電壓值為4.2 V，4.0 V，4.0 V，3.8 V，3.4 V和3.2 V，這些基準電壓可應用在鋰電池電量檢測中，顯示電池充放電時電池的電量。多輸出基準電壓電路的運放采用折疊式共源共柵結構，以提高共模輸入范圍和大的輸出電壓擺幅，從而得到穩(wěn)定的多輸出基準電壓。
6 結 語
本文采用的高開環(huán)增益的折疊式共源共柵放大器，設計了一種帶2階補償?shù)膸痘鶞孰妷涸矗肅SMC 0.5 μm CMOS工藝進行了仿真驗證和版圖設計。在5 V的電源電壓下，當溫度在-55～125 ℃范圍內(nèi)變化時，溫度系數(shù)為3.1 ppm/℃，帶隙基準電壓源的輸出平均值為1.299 4 V。本設計可應用在電源管理芯片等高性能的電路系統(tǒng)中。同時，本文提出了一種多輸出帶隙基準電壓源的電路結構，并以此應用在鋰電池電量檢測和顯示電路結構中。
參考文獻
[1] 劉云濤.帶2階補償?shù)腃MOS帶隙基準電壓源[J].微電子學，2012，42（1）：38?41.
[2] FULDE M， WIRNSHOFER M， KNOBLINGER G. Design of low?voltage band?gap reference circuits in multi?gate CMOS technologies [C]//IEEE International Symp on Cirt Syst. Taipei， Taiwan， China： IEEE， 2009：，2537?2540.
[3] Anon. A novel wide?temperature?range， 3.9 ppm/℃ CMOS bandgap reference circuit [J]. IEEE Journal of Sol Sta Circ， 2011， 47（2）： 574?581.
（下轉第163頁）
[4] SAVVAS K， CHARALAMBOS M A， JULIUS G. A novel CMOS bandgap reference circuit with improved high?order temperature compensation [J]. IEEE Journal of Sol Sta Circ， 2010， 37（1）： 4073?4076.
[5] 宋志強.5×10?6 /℃的帶隙基準電壓源設計[J].電子科技，2006（5）：41?44.
[6] 程仕意.一種高精度的CMOS帶隙基準源[J].現(xiàn)代電子技術，2007，30（16）：190?192.
[7] Behad Razavi.模擬CMOS集成電路設計[M].西安：西安交通大學出版社，2000.
[8] TSIVIDIS Y. Accurate analysis of temperature effects in characteristics with application to bandgap reference sources [J]. IEEE Journal of Sol Sta Circ， 1980， 15（6）： 1076?1084.
[9] KOUDOUNAS S， ANDREOU C M， GEORGIOU J. A novel CMOS bandgap reference circuit with improved high?order temperature compensation [C]// Proceedings of 2010 IEEE International Symp on Circuit and Systerms. Paris： ISCAS， 2010： 4073?4076.
[10] LI Jing?hu， ZHANG Xing?bao， YU Ming?yan. A 1.2V piecewise curvature?corrected bandgap reference in 0.5 μm CMOS process [J]. IEEE Transactions on Very Large Scale Integr （VLSI） Syst， 2011， 19（6）： 1118?1122.
[11] 牛宗超.一種新型高精度CMOS帶隙基準源的設計[J].現(xiàn)代電子技術，2010，33（14）：7?9.
摘 要： 基于傳統(tǒng)帶隙基準的原理，通過優(yōu)化電路結構，消除雙極晶體管基極?發(fā)射極電壓中的非線性項，設計了一種帶2階補償?shù)亩噍敵鰩痘鶞孰妷涸础Ｕ麄€電路采用CSMC 0.5 μm CMOS工藝模型進行仿真。Spectre仿真結果表明，在-55～125 ℃的溫度范圍內(nèi)，帶隙基準電壓源的溫度系數(shù)為3.1 ppm/℃，在5 V電源電壓下，輸出基準電壓為1.299 4 V；帶隙基準電壓源的電源抑制比在低頻時為84.5 dB；在5 V電源電壓下，可以同時輸出0～5 V多個基準電壓。
關鍵字： 帶隙基準源； 2階補償； 多輸出； 溫度系數(shù)； 折疊式共源共柵
中圖分類號： TN432?34 文獻標識碼： A 文章編號： 1004?373X（2013）24?0156?04
Multi?output bandgap reference voltage source with second?order temperature compensation
JIA Peng， DING Zhao， YANG Fa?shun
（Key Laboratory of Micro?Nano?Electronics and Software Technology of Guizhou Province， Guizhou University， Guiyang 550025， China）
Abstract： Based on the principle of traditional bandgap reference， a multi?output bandgap reference voltage source was designed by optimizing the circuit structure and eliminating the nonlinear term in base?emitter voltage of the bipolar transistor. The circuit was simulated with CSMC 0.5μm CMOS process model. The simulation results show that the temperature coefficient of bandgap reference voltage source is 3.1 ppm/℃ in the temperature range of ?55℃～125℃， and the output reference voltage is 1.2994 V at 5 V supply voltage； PSRR of the bandgap reference voltage source is 84.5 dB at low frequency， and several reference voltages between 0～5V can be output simultaneously at 5 V supply voltage.
Keywords： bandgap reference voltage source； second?order compensation； multi?outpu； temperature coefficient； folded cascode
0 引 言
高性能的電壓基準源是高性能模擬、數(shù)字和電源管理系統(tǒng)中的關鍵模塊，它在電路系統(tǒng)中為其他功能模塊提供高精度的電壓基準，或由其轉化為高精度電流基準。傳統(tǒng)的帶隙基準是通過一階補償產(chǎn)生的溫度系數(shù)一般為幾十個ppm/℃，無法滿足現(xiàn)代高性能電路系統(tǒng)的需要，必須進一步降低帶隙基準電壓的溫度系數(shù)[1?2]。因此，本文提出了一種帶有二階溫度補償，可以為多個電路同時提供穩(wěn)定電壓的多輸出帶隙基準電壓源。
1 帶隙基準電壓源的工作原理
如果將兩個具有相反溫度系數(shù)的電壓以適當?shù)臋嘀叵嗉樱罱K就可以得到零溫度系數(shù)的電壓。帶隙基準電壓的原理就是將一個具有負溫度系數(shù)的電壓和一個具有正溫度系數(shù)的電壓加權相加，這樣就可以得到具有零溫度系數(shù)的基準電壓，其基本原理如圖1所示。
1.1 負溫度系數(shù)電壓
負溫度系數(shù)電壓[3?7]由雙極型晶體管的基極?發(fā)射極電壓VBE來實現(xiàn)，VBE與溫度的關系式[8]為：
[VBE（T）=VBG-（VBG-VBE0）TT0-（η-α）VTln TT0] （1）
式中：η是和三極管的結構有關的量，它的值大約為4；α是和流過三極管的電流有關的一個量，當PTAT電流流過三極管時α為1；當與溫度不相關的電流流過三極管時α為0；T0為參考電壓，VBG為硅的帶隙電壓。由式（1）可以看出VBE是一個具有負溫度系數(shù)的電壓，其溫度系數(shù)約為-2 mV/℃。
1.2 正溫度系數(shù)電壓
如果兩個同樣的雙極型晶體管（IS1=IS2=IS0，IS0是雙極晶體管的飽和電流）偏置的集電極電流分別為nI0和I0，忽略晶體管的基極電流，那么工作在不同的電流密度下，晶體管基極?發(fā)射極電壓的差值ΔVBE與絕對溫度成正比，如式（2）所示：
[ΔVBE=VBE1-VBE2=KTqlnn] （2）
ΔVBE表現(xiàn)出正的溫度系數(shù)[9?10]，值為+0.087 mV/℃。
圖1 帶隙基準電壓的一般原理
2 一階溫度補償?shù)膸痘鶞孰妷涸碵11]
利用上面正、負溫度系數(shù)的電壓加權相加，就可以得到一個近似零溫度系數(shù)的電壓基準源。如圖2所示，通過放大器的深度負反饋，使VX=VY，產(chǎn)生一個與一階溫度不相關的電流（I1+I2），流過R3則產(chǎn)生一個基準電壓。在圖2中，由VX=VY，從而得到正溫度系數(shù)的電流：
[I1=VBE，Q2-VBE，Q1R1=lnnR1VT] （3）
通過與晶體管基極和發(fā)射極之間并聯(lián)的電阻R2，就可以得到負溫度系數(shù)的電流：
[I2=VBE，Q2R2] （4）
圖2 一階溫度補償?shù)膸痘鶞孰妷涸?/p>
調(diào)節(jié)R1和R2的比值關系就可以得到一個與一階溫度無關的基準電壓：
[VBG=R3（I1+I2）=R3lnnR1VT+R3R2VBE，Q2] （5）
3 二階溫度補償?shù)膸痘鶞孰妷涸?/p>
由于一階補償?shù)膸痘鶞孰妷涸粗泻雎粤穗妷旱母唠A項，使得溫度系數(shù)和電源抑制性無法滿足在高性能電路中的需要，因此二階補償是必要的。分析式（1），要降低基準電壓源的溫度系數(shù)，需消除式（1）中第三項對輸出電壓的影響。
將一階與溫度無關的電流通過一個PMOS電流鏡得到鏡像，然后將其流過一個三極管Q3，其基極?發(fā)射極電壓VBE，Q3的表達式中α=0，如圖3所示。
圖3 二階溫度補償?shù)膸痘鶞孰妷涸?/p>
由式（1）可以得到：
[VBE，Q3（T）=VBG-（VBG-VBE0）TT0-ηVTln TT0]（6） [VBE，Q2（T）=VBG-（VBG-VBE0）TT0-（η-1）VTln TT0] （7）
通過將式（6）、式（7）這兩個電壓相減可以得到一個和式（1）中的第三項成正比的電壓：
[VNL=VBE，Q2（T）-VBE，Q3（T）=VTln TT0] （8）
將此電壓轉換為電流INL，再與電流I1+I2加權相加，就可以消除VBE中的第三項的影響，從而降低了基準電壓源的溫度系數(shù)。
在圖3中，流過[R4]和[R5]的電流為：
[INL=VNLR4，5] （9）
由圖3得到的基準電壓：[VBG=R3（I1+I2+INL）=R3（VTlnnR1+VBE，Q2R2+VNLR4，5）]（10） 其中，推導得到R4，5為：
[R4，5=R2η-1] （11）
電路中的運算放大器是帶隙基準電壓源電路的關鍵部分之一，為了提高增益，采用兩級放大電路，其中第一級采用共源共柵的結構。該折疊共源共柵放大器具有寬的共模輸入范圍和大的輸出電壓擺幅。
同時，采用PMOS管作為差分輸入級，可以降低輸入共模的電平，第二級為LDO緩沖器。運算放大器電路結構如圖4所示。
圖4中M14～M25構成偏置電路，為帶隙基準電壓源電路和運算放大器電路個晶體管提供合適的偏置電流和電壓，使電路工作在合適的狀態(tài)。由于兩級運放往往會產(chǎn)生兩個低頻極點，所以采用米勒電容C1來做頻率補償。R1作為調(diào)零電阻，將由米勒補償可能產(chǎn)生右半平面的零點移至左半平面，從而改善和提高二級運算放大器的穩(wěn)定性。圖5是帶二階補償?shù)膸痘鶞孰妷涸吹目傮w電路。M2a，M3a，M4a，M5a，M6a構成基準電壓源的啟動電路，當電源電壓上電時，M3a導通，將M2a的柵端電壓拉高，進而M2a導通，M1a的柵端電壓拉低，基準源開始工作，電路工作正常后，M4a管導通，將M2a的柵端電壓拉低，M2a管截止，啟動電路關斷。
圖5 帶二階補償?shù)膸痘鶞孰妷涸吹碾娐?/p>
4 仿真結果測試與版圖設計
本設計是基于CSMC 0.5 μm CMOS混合信號工藝模型，利用Cadence軟件對設計電路進行仿真驗證。溫度特性仿真結果如圖6所示，在-55～125 ℃的范圍內(nèi)，輸出電壓平均為1.299 4 V，保持穩(wěn)定，溫度系數(shù)為3.1 ppm/℃，具有良好的溫度系數(shù)，如圖6所示。
圖6 溫度特性仿真圖
當電源電壓由2.7 V變化到5 V時基準電壓源輸出電壓的變化如圖7所示。輸出電壓的變化量約為2.9 mV，輸出電壓變化ΔVref=1.26 mV/V，基準源在2.7 V以上電源電壓開始正常工作，具有較好電源抑制性。
圖8所示為帶隙基準電壓源的電源抑制比仿真結果，在低頻時的電源抑制比約為84.5 dB，具有良好的電源抑制能力，具有較好的穩(wěn)定性。
圖7 基準電壓隨電源電壓的變化
圖8 電壓抑制性的仿真結果
在版圖設計中充分考慮了三極管和電阻匹配的問題，考慮到溝道長度調(diào)制效應和電流鏡產(chǎn)生的閃爍噪聲和熱噪聲，設計中采用較長溝道的MOSFET，設計版圖如圖9所示。
圖9 帶隙基準電壓源版圖
5 多輸出帶隙基準電壓源
多輸出帶隙基準源電路如圖10所示，電路中帶有一個負反饋的運算放大器。M2管將M1管的電流鏡像，通過調(diào)節(jié)R2～R6的電阻值得到需要的穩(wěn)定電壓。比如OUT2端輸出的電壓為：
[Vref2=VrefR1（R3+R4+R5+R6）] （12）
其中Vref是上文中的帶二階補償?shù)膸痘鶞孰妷骸?/p>
圖10 多路輸出的帶隙基準源電路
本文得到多輸出電壓值為4.2 V，4.0 V，4.0 V，3.8 V，3.4 V和3.2 V，這些基準電壓可應用在鋰電池電量檢測中，顯示電池充放電時電池的電量。多輸出基準電壓電路的運放采用折疊式共源共柵結構，以提高共模輸入范圍和大的輸出電壓擺幅，從而得到穩(wěn)定的多輸出基準電壓。
6 結 語
本文采用的高開環(huán)增益的折疊式共源共柵放大器，設計了一種帶2階補償?shù)膸痘鶞孰妷涸矗肅SMC 0.5 μm CMOS工藝進行了仿真驗證和版圖設計。在5 V的電源電壓下，當溫度在-55～125 ℃范圍內(nèi)變化時，溫度系數(shù)為3.1 ppm/℃，帶隙基準電壓源的輸出平均值為1.299 4 V。本設計可應用在電源管理芯片等高性能的電路系統(tǒng)中。同時，本文提出了一種多輸出帶隙基準電壓源的電路結構，并以此應用在鋰電池電量檢測和顯示電路結構中。
參考文獻
[1] 劉云濤.帶2階補償?shù)腃MOS帶隙基準電壓源[J].微電子學，2012，42（1）：38?41.
[2] FULDE M， WIRNSHOFER M， KNOBLINGER G. Design of low?voltage band?gap reference circuits in multi?gate CMOS technologies [C]//IEEE International Symp on Cirt Syst. Taipei， Taiwan， China： IEEE， 2009：，2537?2540.
[3] Anon. A novel wide?temperature?range， 3.9 ppm/℃ CMOS bandgap reference circuit [J]. IEEE Journal of Sol Sta Circ， 2011， 47（2）： 574?581.
（下轉第163頁）
[4] SAVVAS K， CHARALAMBOS M A， JULIUS G. A novel CMOS bandgap reference circuit with improved high?order temperature compensation [J]. IEEE Journal of Sol Sta Circ， 2010， 37（1）： 4073?4076.
[5] 宋志強.5×10?6 /℃的帶隙基準電壓源設計[J].電子科技，2006（5）：41?44.
[6] 程仕意.一種高精度的CMOS帶隙基準源[J].現(xiàn)代電子技術，2007，30（16）：190?192.
[7] Behad Razavi.模擬CMOS集成電路設計[M].西安：西安交通大學出版社，2000.
[8] TSIVIDIS Y. Accurate analysis of temperature effects in characteristics with application to bandgap reference sources [J]. IEEE Journal of Sol Sta Circ， 1980， 15（6）： 1076?1084.
[9] KOUDOUNAS S， ANDREOU C M， GEORGIOU J. A novel CMOS bandgap reference circuit with improved high?order temperature compensation [C]// Proceedings of 2010 IEEE International Symp on Circuit and Systerms. Paris： ISCAS， 2010： 4073?4076.
[10] LI Jing?hu， ZHANG Xing?bao， YU Ming?yan. A 1.2V piecewise curvature?corrected bandgap reference in 0.5 μm CMOS process [J]. IEEE Transactions on Very Large Scale Integr （VLSI） Syst， 2011， 19（6）： 1118?1122.
[11] 牛宗超.一種新型高精度CMOS帶隙基準源的設計[J].現(xiàn)代電子技術，2010，33（14）：7?9.
