一種實用的用于音頻功放的帶隙基準電路

摘 要： 基于傳統的帶隙基準電路結構，設計了一種實用的結構簡單的帶隙基準電路，為音頻功率放大器提供基準電壓，同時設計一啟動電路，能快速地使基準電壓建立。設計采用0.18 μm 1P4M BCDMOS工藝，電源電壓是音頻功率放大器中低壓差線性穩壓器輸出的3.3 V。Cadence Spectre仿真表明，tt模型下，室溫輸出1.264 17 V，不同工藝角模型下，溫度在-40～150 °C內變化，基準電壓有5%的偏差。

關鍵詞： 帶隙基準； 啟動電路； 電源抑制； 實用電路

中圖分類號： TN710?34 文獻標識碼： A 文章編號： 1004?373X（2013）20?0145?03

隨著集成電路的發展，電路對精度的要求越來越高，由于帶隙基準的輸出電壓與電源電壓、工藝參數和溫度的關系較小[1]，所以被廣泛應用于電路提供穩定的參考電壓。在電源管理和音頻功放等數/模混合電路中，噪聲干擾使得電路必須具有高電源抑制比的能力[2?5]。

本文基于傳統的帶隙基準電路結構，設計了一款結構簡單的帶隙基準電壓源，分析了運放失調電壓對基準電壓源精度的影響和影響基準電壓源的電源抑制能力的相關因素?；诜治鼋Y論，通過采用大尺寸輸入對管的運放和精確的版圖匹配設計來減小運放失調電壓的影響；通過選取高電源抑制比能力的運放和采用音頻功放中LDO輸出的穩定3.3 V給基準電路提供電源的方式，來改善基準電壓源的電源抑制能力；同時設計了一款啟動電路，能快速地使基準電壓建立。

1 電路設計

帶隙基準電壓源的結構如圖1所示，VDDS為音頻功放中LDO輸出的穩定3.3 V，Vbe為VDDS經過電阻分壓所得，電流源I是通過音頻功放中基準電流源產生的基準電流鏡像所得。該帶隙基準電壓源由兩部分組成：基準源核心和啟動電路。

1.1 基準源核心

基準源核心電路由Q1，Q2，R1，R2和AMP組成，其中Q2為8個Q1并聯構成?；鶞使ぷ鲿r，假設運放AMP的輸入失調電壓為VOS，VA=VB+VOS，可推算出ICQ2的表達式如下：

在不考慮運放失調引入的分量下，選取合適的[R1R2]可以得到某個溫度下的零溫系數的基準電壓。運放的失調電壓VOS對基準電壓精度的影響，可通過運放的大尺寸輸入對管和精確匹配的版圖設計來減小。

運算放大器AMP的結構[6]如圖2所示，因為A，B兩點電壓較低，所以運放采用P型對管輸入的兩級米勒補償放大器的結構，同時加入了消零電阻，P型輸入對管選擇大尺寸器件以減小運放的輸入失調電壓，提高基準的精度。

比較器CMP的結構

1.1.1 反饋極性

在圖1的基準源電路中，存在兩個反饋回路：節點A經AMP，Q2，R2回到A點形成正反饋；節點B經AMP，Q1回到B點形成負反饋。正反饋系數為βP，負反饋系數為βN，分別由下式給出：

因為[βP<βN]，所以基準環路是負反饋的。

1.1.2 電源抑制分析

圖3為基準電壓源的小信號圖，估算由電源VDDS的微小變化量Vdds所引起的基準電壓VREF的變化量Vref。定義PSR為VREF的電源抑制能力，其表達式為PSR=[VrefVdds]，運放AMP的直流增益為AV，電源增益為Add，運放的電源抑制比為PSRR，PSRR=[AvAdd]。

根據基準電壓源的小信號圖可以推算PSR的表達式，推算過程如下。

因為gmro=[ICVTVAIC=VAIC]為常數，且R1，R2的比值一定，所以基準電壓VREF的PSR只和運放AMP的PSRR有關，運放AMP采用的P型對管輸入的兩級運算放大器結構，其PSRR很高[7]，所以基準電壓VREF的PSR性能較好。

1.2 啟動電路

電路上電后，可能存在兩種穩定的工作狀態，一個是零電流工作點，一個是期望的正常工作點[8]。為了保證電路能夠正常工作，需要設計啟動電路。圖1中基準源的啟動電路由比較器CMP，Q3，Q4，M1，R3和電流源I組成。工作原理是：上電后，若電路處于零電流點，則VREF=0，VREF

2 仿真結果

采用0.18 μm 1P4M BCDMOS工藝，電源電壓為音頻功放中LDO輸出的3.3 V。因為電容對基準電壓直流值影響不大，故只用電容的典型模型，MOS管、電阻和BJT用不同的工藝角組合，在不同的工藝角模型和溫度情況下，對基準電壓VREF進行仿真。

2.1 不同仿真模型下的VREF

對不同的工藝角模型和溫度情況下，看基準電壓VREF值的變化程度，統計結果如表1所示（基準電壓VREF的單位為V）。

2.2 啟動時間

圖4是VDDS在1 μs內從0 V上升到3.3 V，各種情況下基準電壓源VREF的啟動波形，圖中可見，所有情況下VREF都能在5 μs時間內啟動，之后維持在穩定狀態。

2.3 電源抑制

3 結 語

設計的帶隙基準電路結構簡單且實用，能快速地使基準電壓建立，為音頻功放提供基準電壓。仿真表明，tt模型下，室溫輸出1.264 17 V，不同工藝角下，溫度在-40 ～150 ℃內變化時，基準電壓有5%的偏差，但不對音頻功放系統產生影響。

參考文獻

[1] RAZAVI B. Design of analog CMOS integrated circuits [M]. Boston： McGraw?Hill Companies， 2001： 345?404.

[2] LEUNG K N， MOK P K T， LEUNG C Y. A 2 V 23 μA 5.3 ppm/°C curvature?compensated CMOS bandgap reference [J]. IEEE Journal of Sol Sta Cir， 2003， 38（3）： 561?564.

[3] 石穎偉，韓良，王科.一種CMOS工藝低電壓隙基準源[J].微電子學與計算機，2008，25（5）：185?188.

[4] 盛慶華，張亞君，王紅義.一種線性補償的帶隙基準電路 [J]. 微電子學與計算機，2007，24（1）：169?172.

[5] 楊志飛，劉強，周長勝，等.曲率補償基準源設計及其電源噪聲抑制分析[J].微電子學，2008，38（6）：882?885.

[6] GRAY P R，HURST P R，LEWIS S H.模擬集成電路的分析與設計[M].4版.北京：高等教育出版社，2003.

[7] STEYAERT M S J， SANSEN W M C. Power supply rejection ratio in operation transconductance amplifiers [J]. IEEE Transactions on Circuits and Systems， 1990， 37（9）： 1077?1084.

[8] 翁強，張云珠，吳建輝，等.基于新型啟動電路的高電源抑制帶隙基準源[J].固體電子學研究與進展，2008，28（2）：289?292.