基于ADS1298與FPGA的高性能腦電信號采集系統(tǒng)

摘 要： 高性能的便攜式腦電信號的采集設備對臨床醫(yī)學和認知科學研究領域具有重要意義，設計了基于ADS1298和FPGA的高性能腦電信號采集系統(tǒng)。給出了腦電信號采集系統(tǒng)的總體設計，重點闡述了ADS1298的特點和工作原理，在此基礎上討論了系統(tǒng)的外圍電路以及FPGA接口電路設計，最后給出內部信號處理控制模塊設計。設計的腦電信號采集系統(tǒng)具有低功耗、高精度和小型化的特點，具有很好的應用前景。

關鍵詞： 腦電信號采集； ADS1298； FPGA； 高性能腦電信號采集系統(tǒng)

中圖分類號： TN911.7?34 文獻標識碼： A 文章編號： 1004?373X（2013）11?0095?03

0 引 言

腦電信號（EEG）是一種典型的生物電信號，是大腦皮層腦神經細胞電活動的總體反映，其中包含了大量的生理和病理信息，是臨床檢測的重要生理參數之一，也是認知科學、腦機接口和警覺度等領域研究的重要手段[1]。由于傳統(tǒng)腦電信號采集設備都比較龐大，不便于腦電信號的適時獲取，因此研究便攜式腦電信號采集設備具有重要意義。

腦電信號采集系統(tǒng)主要包括信號放大與調理、模數轉換、信號處理與傳輸等。由于人體的阻抗高且變化大，腦電信號又很微弱，外部環(huán)境的干擾很大，因此腦電信號采集系統(tǒng)的放大與調理電路比較復雜，通常要包括高輸入阻抗和高共模抑制比的前級放大、帶通濾波、工頻陷波、多級放大等[2?4]，導致體積大功耗高。模數轉換的精度和速率也決定了腦電信號采集系統(tǒng)的性能，如文獻[5]采用10位的模數轉換芯片，文獻[6]采用ADI公司最高采樣率1.25 MBPS的12位AD1671芯片，文獻[7?8]采用16位模/數轉換芯片。采用單片機[8]、ARM[9]和DSP[5?6]作為控制器件的系統(tǒng)中，一般只能完成數據采集和處理較為單一的功能，其中以DSP的數據處理能力最強。相比之下，采用FPGA作為主控芯片[7]通過硬件描述語言編程可以靈活地進行配置，實現(xiàn)對多通道數據的并行處理，同時能將多個功能在單芯片上實現(xiàn)，如文獻[10]基于FGPA和ADS1258設計了集成有視覺、聽覺和體感刺激信號源與16通道腦電信號采集功能的誘發(fā)電位儀。腦電信號傳輸的手段以PCI總線[6]、USB[9?10]等有線方式為主，無線方式[8]傳輸速率較低，但更易于便攜式設計，因此可以針對特定的應用。

ADS1298是TI公司近年推出的一款針對心電和腦電信號采集的24位專用模數轉換芯片，本文利用該芯片的高精度，以FPGA為主控制芯片，通過將工頻陷波、帶通濾波等模擬部分轉移到數字側，在保證性能的前提下簡化腦電信號放大與調理的模擬電路，實現(xiàn)便攜式腦電信號的采集。

1 系統(tǒng)結構

本文提出的腦電信號采集系統(tǒng)包括信號采集、模數轉換和數據傳輸三個部分。腦電信號采集系統(tǒng)的總體框圖如圖1所示。

預處理電路包含RC低通濾波和過壓保護電路，對腦電極采集到的信號進行低通濾波和過壓保護后直接送入到ADS1298模數轉換器中進行模/數轉換。右腿驅動電路主要是用來抑制共模干擾，由ADS1298內部的RLD電路以及外部的電容電阻構成的反向放大濾波電路組成。

系統(tǒng)采用FPGA作為主控制芯片，利用硬件描述性語言來編寫配置I/O口成通用串行SPI接口，與高精度多通道的模數轉換芯片ADS1298的SPI接口相連實現(xiàn)通信，從而控制ADS1298將腦電極采集到的模擬信號轉換為數字信號，經過濾波陷波處理后存儲在SDRAM中，作為采集數據的緩沖部分，以便為后續(xù)的傳輸模塊做準備。

數據傳輸模塊主要是采用FPGA配置I/O口作為以太網接口芯片DM9000A的控制接口，并與DM9000A的控制接口串聯(lián)，實現(xiàn)其邏輯控制；采用UDP協(xié)議將從SDRAM中讀取的數據打包，通過RJ45網絡接口，傳輸到上位機。8個通道1 kHz的采樣率，理論上需要192 Kb/s的傳輸速率，以太網口10/100M的傳輸速率完全能滿足需要。

2 硬件電路設計

2.1 腦電信號采集預處理電路

人體自發(fā)的腦電信號的幅值很小，一般為5～100 μV，而誘發(fā)腦電信號的幅值更小，只為2 μV左右。TI的ADS1298是24位、8通道差分輸入模/數轉換芯片，最大共模抑制比可達115 dB，直流輸入阻抗1 GΩ，在內部增益設置為12倍和參考電壓[VREF]=2.4 V的條件下，信號分辨率為：

2.2 右腿驅動電路

右腿驅動電路是抑制生物電信號采集系統(tǒng)中的共模干擾（特別是50 Hz的工頻）的最常用、最有效的一種方法。由于ADS1298芯片內部集成了右腿驅動電路[11]，因此只需要配置ADS1298內部相關寄存器，并在外圍使用少量的電子器件，即可實現(xiàn)該功能，具體右腿驅動電路如圖3所示。從圖3可知，電路由ADS1298內部的RLD電路以及外部的[R3]，[R4]，[C3]組成，其中[R3]起限流保護作用，[R4]與[C3]構成反向放大濾波電路。

2.3 FPGA接口電路

為了實現(xiàn)高精度、高可靠性的腦電信號采集，本系統(tǒng)采用Altera Cyclone Ⅱ系列芯片EP2C35F672作為控制和處理的核心，EP2C35系列FPGA內部包含33 216個邏輯單元（LE），105個M4K RAM塊，RAM總量達到483 840位，35個內嵌乘法器，4個鎖相環(huán)（PLL），可用最大I/O口為475，內部資源完全滿足高性能的腦電采集系統(tǒng)的需求[12]。

本系統(tǒng)中與FPGA相連的有模數轉換芯片ADS1298、以太網接口芯片DM9000A和SDRAM。FPGA的接口電路就是把這些芯片的信號控制端口、數據讀寫端口和地址端口直接與FPGA的I/O相連，通過Quartus Ⅱ分配相對應的I/O口，即可實現(xiàn)接口電路的有效連接。

3 軟件模塊設計

3.1 FPGA內部信號處理控制模塊設計

本系統(tǒng)使用Verilog HDL語言單獨編寫A/D轉換器的控制模塊、SDRAM存儲器控制模塊、數字濾波器模塊以及以太網端口傳輸控制模塊，通過功能仿真和時序仿真來驗證各個模塊是否能夠獨立完成相對應的控制功能。驗證成功后，最終通過例化，在FPGA內部形成一個腦電信號采集系統(tǒng)的核心處理控制模塊，圖4為核心處理控制模塊的具體功能結構模塊框圖。