總劑量輻射環(huán)境中的靜態(tài)隨機存儲器功能失效模式研究

鄭齊文余學峰崔江維 郭 旗 任迪遠 叢忠超3)

1)(中國科學院新疆理化技術(shù)研究所，烏魯木齊 830011)

2)(新疆電子信息材料與器件重點實驗室，烏魯木齊 830011)

3)(中國科學院大學，北京 100049)

(2012年12月30日收到;2013年1月30日收到修改稿)

1 引言

靜態(tài)隨機存儲器是數(shù)字處理、信息處理、自動控制設備中重要組成部件，被廣泛應用到航天器和衛(wèi)星的控制系統(tǒng)中[1].空間輻射環(huán)境中的帶電粒子(如電子、質(zhì)子與帶電重粒子)和宇宙射線會對SRAM器件造成輻射損傷，引起諸如數(shù)據(jù)存取速率、噪聲容限、功耗電流等特性參數(shù)的劇烈變化，甚至造成數(shù)據(jù)錯誤或功能完全失效，嚴重威脅航天器工作的可靠性和安全性[2].因此，研究SRAM器件的輻射效應具有重要現(xiàn)實意義和必要性.

自上世紀70年代起，國內(nèi)外針對SRAM的總劑量輻射效應開展了大量研究[3-9].目前關(guān)于SRAM總劑量輻射損傷機理的基本認識是：輻射在柵氧化物和隔離氧化物中引入的氧化物陷阱電荷及界面陷阱電荷引起晶體管閾值電壓漂移及漏電，積累到一定程度造成SRAM功能失效，在參數(shù)測試上表現(xiàn)為隨著總劑量輻射靜態(tài)功耗電流增加，累積到一定劑量器件功能失效[3].

目前關(guān)于SRAM總劑量功能失效的研究大部分集中在物理層面，少有在電路級別關(guān)于失效模式的探討，且對不同工藝及電路結(jié)構(gòu)的器件采用不同的實驗方法得出了不同的結(jié)論[10-12].

實際上，由于SRAM器件內(nèi)部電路結(jié)構(gòu)復雜，宏觀電參數(shù)的測試結(jié)果很難體現(xiàn)器件內(nèi)部的損傷信息，使得目前對總劑量輻照引起的SRAM功能失效模式的認識依然不是十分清晰.首先SRAM功能失效模式可為存儲單元固定錯誤(Stuck-at fault)，存儲單元轉(zhuǎn)變錯誤(Transition fault)，多個存儲單元的耦合錯誤(Coupling fault)，以及譯碼器錯誤(Address fault)等[13].目前在SRAM的總劑量輻射效應測試中，多數(shù)實驗通過遍歷地址寫入讀取固定數(shù)據(jù)的功能測試方法來判斷SRAM功能是否正常[4-9]，但寫入讀取固定數(shù)據(jù)的功能測試只能覆蓋存儲單元固定錯誤以及部分的轉(zhuǎn)變和耦合錯誤且需要假設譯碼器正常工作，如果SRAM的功能失效模式不在其覆蓋范圍內(nèi)，則該器件的抗總劑量輻照水平會被高估.例如總劑量輻照引起SRAM譯碼器錯誤，由于寫入讀取固定數(shù)據(jù)的功能測試對所有地址寫入的數(shù)據(jù)相同，因此即便是輻照引起了譯碼器失效，器件仍可通過該功能測試.其次在相同的功能失效模式下，SRAM功能失效可以是存儲單元失效和外圍電路失效，外圍電路失效又可分為譯碼器失效、寫驅(qū)動電路失效、靈敏放大器失效、數(shù)據(jù)IO失效等[13].研究確定SRAM的總劑量輻照功能失效模塊，對SRAM器件的抗總劑量輻射加固及評估具有一定的指導意義.如果可以確定SRAM的失效模塊，我們可以只針對該模塊進行工藝或設計加固來提高SRAM器件的抗總劑量輻照水平，進而減小整體加固所需要的成本;在輻射損傷評估中，則可有針對性地加強相關(guān)性能的檢測，提高評估精度.

本文對SRAM器件總劑量輻射引起的功能失效進行了六種不同測試圖形下的測試.利用不同測試圖形覆蓋的出錯模式不同，通過對比一定累積劑量下同一器件不同測試圖形測試結(jié)果的差異，以及對失效存儲單元單獨進行測試，研究了總劑量輻照引起的靜態(tài)隨機存儲器(SRAM)功能失效模式.

2 輻照實驗及測試方法

本次實驗SRAM參數(shù)的測試在Verigy 93000上進行，輻照前后對SRAM進行了六種不同測試圖形的功能測試.如表1所示，復雜的測試圖形覆蓋較多的失效模式，簡單的測試圖形覆蓋較少的失效模式[13].其中固定數(shù)據(jù)(Solid)測試圖形即為遍歷地址寫入讀取固定數(shù)據(jù)的功能測試.在對SRAM進行功能測試的同時也對靜態(tài)功耗電流，讀延遲時間等直流和交流參數(shù)進行了測試.

表1 實驗應用測試圖形以及其覆蓋的靜態(tài)隨機存儲器出錯模式

實驗器件采用IDT公司0.5μm互補金屬氧化物半導體(CMOS)工藝的16 kbit SRAM，器件型號為IDT6116SA.輻照實驗在中國科學院新疆理化技術(shù)研究所60Co-γ射線源上進行，劑量率為0.51 Gy(Si)/s.選取3片同一批次的器件，分別編號為A，B，C，器件A輻照到總劑量150 Gy，器件B輻照到總劑量200 Gy，器件C輻照到總劑量300 Gy.器件在輻照期間，除了Vss管腳接地外，其他所有管腳接5 V高電平，使得器件處于靜態(tài)狀態(tài).

3 實驗結(jié)果及討論

3.1 實驗結(jié)果

如表2所示，器件A在輻照到總劑量150 Gy后，進行不同測試圖形的功能測試，SRAM可以通過 Solid，Checkerboard，March-6N和Galpat的功能測試，但無法通過Galrow，Galcol的功能測試.器件在進行Galrow和Galcol測試時，地址(96，11，0)的存儲單元發(fā)生0到1的翻轉(zhuǎn)(我們用(x，y，d)表示存儲單元的地址，x為地址線A0—A6的10進制表示，y為地址線A7—A10的10進制表示，d代表一個字(word)的第d個位(bit)).器件B和C分別輻照到總劑量200 Gy和300 Gy后，無法通過所有測試圖形的功能測試.

3.2 結(jié)果討論

3.2.1 數(shù)據(jù)保存錯誤

在本次試驗應用的六種測試圖形中，Galpat覆蓋最多的失效模式且包含其他五種測試圖形覆蓋的失效模式.器件A在150 Gy處可以通過Galpat的測試，則說明該器件未出現(xiàn)其覆蓋的失效模式，但器件A無法通過Galrow以及Galcol的測試，表明該器件表現(xiàn)出了新的失效模式，且該失效模式不在表1所列范圍內(nèi).器件A地址為(96，11，0)的存儲單元在Galrow和Galcol的測試中發(fā)生0到1的翻轉(zhuǎn)，而在其他測試圖形中并未翻轉(zhuǎn)，說明該存儲單元的翻轉(zhuǎn)需要一定的條件.我們對該存儲單元單獨進行了寫讀操作，該存儲單元在寫操作之后直接讀取數(shù)據(jù)始終正確，但寫操作之后使器件置于靜態(tài)一段時間，當這段時間大于0.15 ms時，讀取數(shù)據(jù)該存儲單元發(fā)生0到1的翻轉(zhuǎn)，上述實驗現(xiàn)象表明器件的功能失效模式為數(shù)據(jù)保存錯誤(Data retention fault)，數(shù)據(jù)保存錯誤是指存儲單元只能正確存儲數(shù)據(jù)一定時間，一定時間后存儲數(shù)據(jù)向相反方向翻轉(zhuǎn)[10].對失效存儲單元寫操作之后直接讀取數(shù)據(jù)功能正確表明器件的寫讀功能模塊并未失效，且器件A在150 Gy只有一個存儲單元發(fā)生翻轉(zhuǎn)，外圍電路失效一般會使得大量存儲單元發(fā)生翻轉(zhuǎn)，根據(jù)以上分析我們認為器件功能失效初期的失效模塊為存儲單元.

表2 器件A，B，C不同測試圖形功能測試結(jié)果

IDT6116SA的存儲單元結(jié)構(gòu)為四晶體管多晶硅電阻負載(4T-2R)結(jié)構(gòu)，如圖1所示.4T-2R結(jié)構(gòu)的存儲單元可以最大限度上節(jié)省硅片上的面積，商用器件大多會選擇這種存儲單元結(jié)構(gòu).同六晶體管結(jié)構(gòu)(6T)存儲單元一樣，4T-2R結(jié)構(gòu)存儲單元通過左右兩側(cè)的正反饋來穩(wěn)定存儲數(shù)據(jù)，只是多晶硅電阻取代p型金屬氧化物半導體晶體管(PMOSFET)成為上拉負載.為了限制存儲單元上的漏電流，多晶硅電阻的阻值一般較大，這就造成其上拉驅(qū)動能力遠小于PMOSFET.當存儲數(shù)據(jù)0時，晶體管Q3和Q4處于關(guān)閉狀態(tài)，Q1處于開啟狀態(tài)，存儲節(jié)點A存儲低電平，Q2處于關(guān)閉狀態(tài)，存儲節(jié)點B存儲高電平.

IDT6116SA是0.5μmCMOS工藝的器件，柵氧化物較厚，總劑量輻照在柵氧產(chǎn)生的氧化物陷阱電荷會引起晶體管閾值電壓負向漂移[2].處于關(guān)閉狀態(tài)n型金屬氧化物半導體晶體管(NMOSFET)的驅(qū)動能力與閾值電壓直接相關(guān)，閾值電壓越小關(guān)態(tài)漏電流越大，進而驅(qū)動能力越強.總劑量輻照會使得晶體管Q1和Q2的驅(qū)動能力增強，對于輻照期間存儲數(shù)據(jù)為1的情況，處于開啟狀態(tài)的Q2閾值電壓負向漂移大于處于關(guān)閉狀態(tài)的Q1[2]，即輻照后Q2的驅(qū)動能力要大于Q1.當總劑量輻照使得Q2的驅(qū)動能力大于RL時，對該存儲單元寫入數(shù)據(jù)0后，Q2使存儲節(jié)點B的分壓小于1/2Vdd，晶體管Q1關(guān)閉，Q1關(guān)閉促使節(jié)點A電壓上升，進一步提高Q2的驅(qū)動能力，形成正反饋，最終導致存儲單元翻轉(zhuǎn).如果節(jié)點B的分壓大于1/2 Vdd，則不足以關(guān)閉晶體管Q1引起正反饋，存儲單元也不會發(fā)生數(shù)據(jù)的翻轉(zhuǎn)，也就說晶體管Q2的閾值電壓負向漂移到一定的值，才會發(fā)生存儲單元數(shù)據(jù)翻轉(zhuǎn)[14,15].圖2(a)為器件C輻照前上電直接讀取00h的位圖(bitmap)，淺色的點代表存儲數(shù)據(jù)0的存儲單元，深色的點代表存儲數(shù)據(jù)1的存儲單元，由于輻照期間未對器件寫入數(shù)據(jù)，上電直接讀取的數(shù)據(jù)即為輻照本底數(shù)據(jù).圖2(b)為輻照300 Gy后，對器件進行寫讀數(shù)據(jù)00h的功能測試bitmap，結(jié)果顯示輻照期間處于1狀態(tài)的存儲單元多數(shù)發(fā)生0到1的翻轉(zhuǎn).

圖1 四晶體管多晶硅電阻負載的靜態(tài)隨機存儲器存儲單元結(jié)構(gòu)圖

對器件A存儲單元(96，11，0)進行寫讀操作的實驗結(jié)果表明，存儲單元向相反的方向翻轉(zhuǎn)前可以保持正確存儲數(shù)據(jù)一段時間.圖3為存儲節(jié)點B一側(cè)的等效電路圖，如圖3所示，把晶體管Q2等效為電阻RQ2，該阻值代表晶體管Q2的驅(qū)動能力，與其閾值電壓直接相關(guān)，電容C為存儲節(jié)點B的寄生電容，該電容存儲的電荷代表存儲節(jié)點B存儲的數(shù)據(jù).對存儲單元節(jié)點B一側(cè)建立基爾霍夫方程為

圖2 (a)器件C輻照前上電直接讀取00h;(b)器件C輻照300 Gy后，寫讀00h功能的位圖測試的位圖

其中UC(t)為寄生電容C兩端的電壓，把各元件的電阻電容特性應用到上式，化簡得微分方程

對存儲單元進行寫0操作時，字線WL處于高電平使得存取晶體管處于導通狀態(tài)，位線BLB處于低狀態(tài)，BL處于高狀態(tài).通過存取晶體管Q4，位線BL對節(jié)點寄生電容充電，使其維持在高電平狀態(tài)Vdd，寫操作結(jié)束后字線WL處于低電平使得存取晶體管斷開，此時寄生電容的電壓為Vdd，即微分方程(2)的初始條件為

根據(jù)初始條件解微分方程(2)得

圖3 存儲節(jié)點B一側(cè)的等效電路圖

在我們進行的所有測試圖形的功能測試中，都沒有覆蓋數(shù)據(jù)保存錯誤，所以器件A在150 Gy處可以通過覆蓋失效模式最多的Galpat測試圖形.由于器件A無法通過寫讀操作間隔時間較長的Galrow和Galcol測試圖形，我們測試到了該器件的數(shù)據(jù)保存錯誤.在更小的劑量下，存儲單元的數(shù)據(jù)保存時間可能大于Galrow和Galcol的寫讀操作間隔，這時器件便可以通過所有測試圖形的功能測試，判定器件功能正常，進而會高估器件的抗總劑量輻照水平.由于工業(yè)標準的測試圖形沒有覆蓋數(shù)據(jù)保存錯誤，為了準確評估SRAM器件抗總劑量輻照水平，我們需要設計測試圖形去覆蓋該失效模式，例如可以通過在測試圖形March-6N寫操作結(jié)束后置器件于靜態(tài)一定時間再進行讀操作來檢測.

3.2.2 數(shù)據(jù)保存時間的離散性

圖4為器件B在200 Gy處不同測試圖形的出錯存儲單元個數(shù)，如圖4所示器件B的出錯存儲單元數(shù)目在不同測試圖形測試中有較大的區(qū)別.通過對不同測試圖形讀寫操作的分析，我們發(fā)現(xiàn)存儲單元的出錯數(shù)與對存儲單元寫操作和讀操作之間的時間間隔直接相關(guān)，測試圖形寫讀操作時間間隔越長，出錯存儲單元越多.對于出錯存儲單元數(shù)最大的Galrow測試圖形，大部分存儲單元有最大的寫讀操作的間隔時間.雖然Galpat是測試時間最長且最為復雜的測試圖形，但寫讀操作間隔相對于Galrow和Galcol相對較小，所以出錯數(shù)遠小于以上兩個測試圖形.寫讀操作間隔時間最少且相等的測試圖形Solid和Checkerboard出錯數(shù)相當且在所有測試圖形中最少.以上實驗結(jié)果表明存儲單元的數(shù)據(jù)保存時間具有離散性即不同存儲單元的數(shù)據(jù)保存時間不同，測試圖形寫讀操作時間間隔越長其覆蓋的存儲單元數(shù)據(jù)保存時間范圍越大，進而出錯存儲單元越多.

圖4 器件B在200 Gy處不同測試圖形的出錯存儲單元個數(shù)

圖5為晶體管Q2不同閾值電壓下存儲節(jié)點電壓與時間的關(guān)系圖，如圖5所示，根據(jù)方程(4)得到晶體管Q2在不同閾值電壓下寄生電容電壓隨時間的變化關(guān)系，其中Vt1＞Vt2＞Vt3，Vt2為寄生電容穩(wěn)定電壓為Vdd/2的晶體管閾值電壓.晶體管閾值電壓為Vt1時，寄生電容穩(wěn)定電壓大于Vdd/2，存儲單元不會發(fā)生數(shù)據(jù)保存錯誤.當晶體管閾值電壓為Vt3時，存儲單元數(shù)據(jù)保存時間(t1-t0)＜(t2-t0).以上結(jié)果表明存儲單元中晶體管閾值電壓漂移到一定值才會發(fā)生數(shù)據(jù)保存錯誤，且閾值電壓越小，數(shù)據(jù)保存時間越短.

根據(jù)以上分析，我們認為由于半導體工藝造成的不同晶體管閾值電壓的離散性可能是存儲單元數(shù)據(jù)保存時間的離散性的直接原因.

圖5 晶體管Q2不同閾值電壓下存儲節(jié)點電壓與時間的示意圖

4 結(jié)論

本文利用六種不同測試圖形的功能測試，研究了SRAM器件的總劑量輻射功能失效.對比SRAM功能失效時不同測試圖形的測試結(jié)果，以及對失效存儲單元單獨進行測試，分析認為器件的功能失效模式為數(shù)據(jù)保存錯誤且數(shù)據(jù)保存時間具有離散性，引起數(shù)據(jù)保存錯誤的SRAM功能模塊為存儲單元.4T-2R結(jié)構(gòu)的存儲單元，多晶硅負載電阻驅(qū)動能力較小，當總劑量輻照使得存儲單元中NMOSFET驅(qū)動能力大于多晶硅負載電阻時，存儲單元發(fā)生數(shù)據(jù)保存錯誤.由于半導體工藝的偏差，使得同一器件上的不同晶體管閾值電壓具有離散性，直接導致存儲單元的數(shù)據(jù)保存時間具有離散性.4T-2R結(jié)構(gòu)的存儲單元對總劑量輻照非常敏感，在抗輻照SRAM的設計中不適合應用.數(shù)據(jù)保存錯誤要求我們進行覆蓋更多失效模式的功能測試，才能準確判斷輻照后SRAM器件功能是否正常.

[1]Lu H，Yin F，GaoJ 2005 Microprocessors 5 6(in Chinese)[陸虹，尹放，高杰2005微機處理5 6]

[2]Oldham T R，McLean F B 2003 IEEE Trans.Nucl.Sci.50 483

[3]Francis P，F(xiàn)landre D，Colinge J P 1995 IEEE Trans.Nucl.Sci.42 83

[4]Aivars J L，Steven R M，Oldham T R，Robertson D N 1996 IEEE Trans.Nucl.Sci.43 3103

[5]Robin H P，JoelJ C，Robert L R，Keith W G 1986 IEEE Trans.Nucl.Sci.NS-33 1535

[6]LiM，Yu X F，Xue Y G，Lu J，CuiJ W，GaoB 2012 Acta Phys.Sin.61 106103(in Chinese)[李明，余學峰，薛耀國，盧健，崔江維，高博2012物理學報61 106103]

[7]LiM，Yu X F，Xu F Y，LiM S，GaoB，CuiJ W，Zhou D，XiS B，Wang F 2012 Atomic Energy Science and Technology 46 507(in Chinese)[李明，余學峰，許發(fā)月，李茂順，高博，崔江維，周東，席善斌，王飛2012原子能科學技術(shù)46 507]

[8]He C H，Geng B，He B P，YaoY J，LiY H，Peng H L，Lin D S，Zhou H，Chen Y S 2004 Acta Phys.Sin.53 194(in Chinese)[賀朝會，耿斌，何寶平，姚育娟，李永宏，彭宏論，林東生，周輝，陳雨生2004物理學報53 194]

[9]LiM，Yu X F，Lu J，GaoB，CuiJ W，Zhou D，Xu F Y，XiS B，Wang F 2011 Nuclear Techniques 34 452(in Chinese)[李明，余學峰，盧健，高博，崔江維，周東，許發(fā)月，席善斌，王飛2011核技術(shù)34 452]

[10]Chumakov A I，YanenkoA V 1996 IEEE Trans.Nucl.Sci.43(6)3109

[11]Schwank J R，Dodd P E，Shaneyfelt M R 2004 IEEE Trans.Nucl.Sci.51 3692

[12]Schwank J R，Shaneyfelt M R，F(xiàn)elix J A 2006 IEEE Trans.Nucl.Sci.53 1772

[13]Jha N K，Gupta S Testing of DigitalSystems(New York：Cambridge University Press)

[14]DililloL，Patrick G，Serge P 2005 VLSI Test Symposium,Proceedings.23rd IEEE Palm Springs California May 1—5 183

[15]Oldham T R，McGamty J M，Lelis A J，TerrellJ M 1992 Reliability Physics of VLSI Microelectronic Devices Harry Diamond Laboratories Report HDL-TR-2203

[16]Huff H，Shimura F 1985 Silicon MaterialCriteria for VLSI Electronics Sol.St.Technology 103

[17]Oldham T R，Bennett K W 1993 IEEE Trans.Nucl.Sci.40 1820

[18]ToshihikoH，Hirotada K，ShujiM 1990 IFEE Journalof Solid-Stat Circuits 25 1068