基于模態(tài)分析的倒裝芯片缺陷檢測(cè)

曾 苗，廖廣蘭，張學(xué)坤，劉俊超，史鐵林

(華中科技大學(xué) 數(shù)字制造裝備與技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，武漢 430074)

消費(fèi)電子產(chǎn)品如手提電腦、移動(dòng)電話等的迅速發(fā)展促使電子器件向小型化和高集成度方向發(fā)展，傳統(tǒng)的引線鍵合技術(shù)已難以滿足要求。倒裝芯片(Flip Chip)技術(shù)以其良好的熱性能，小尺寸，更高的I/O密度，優(yōu)良的電性能，以及高可靠性和較好的可制造性，逐漸成為微電子封裝工業(yè)的主流技術(shù)［1-2］。FC封裝過程中由于封裝密度高、焊點(diǎn)間距小、芯片與基底熱膨脹系數(shù)失配，容易導(dǎo)致熱疲勞損傷，產(chǎn)生內(nèi)部缺陷，從而給缺陷檢測(cè)帶來了很大的困難和挑戰(zhàn)［3-4］。FC封裝過程中常見的內(nèi)部缺陷有焊球脫開，短路，虛焊以及焊球缺失［5］，本文針對(duì)其中典型的焊球缺失檢測(cè)展開研究。

目前，倒裝芯片缺陷檢測(cè)主要分為接觸式和非接觸式兩類。接觸式檢測(cè)容易對(duì)芯片表面造成損壞，而工業(yè)上主要采用非接觸式檢測(cè)，如掃描聲學(xué)顯微鏡(SAM)檢測(cè)和X射線檢測(cè)技術(shù)等。SAM［6-8］利用聲顯微成像原理可對(duì)焊點(diǎn)進(jìn)行檢測(cè)，但是檢測(cè)過程中需要將芯片置于耦合介質(zhì)(通常采用去離子水)中以增強(qiáng)超聲波信號(hào);X射線檢測(cè)技術(shù)［9-11］則利用不同材料對(duì)X射線透過率的不同來檢測(cè)焊點(diǎn)缺陷情況，但是X射線檢測(cè)成本較高，且X射線對(duì)人體危害性較大。

本文建立了空氣耦合超聲激勵(lì)系統(tǒng)，采用基于振動(dòng)模態(tài)分析的方法用于FC的缺陷檢測(cè)，理論計(jì)算、仿真和實(shí)驗(yàn)相互驗(yàn)證了該檢測(cè)方法的有效性。

1 FC芯片振動(dòng)模型及缺陷檢測(cè)原理

根據(jù)倒裝芯片特點(diǎn)，可以進(jìn)行以下假設(shè)［12］:① 芯片(Die)材料各向同性，厚度相對(duì)于長(zhǎng)度、寬度要小得多，可以把芯片作為薄板處理;② 凸點(diǎn)下金屬層(UBM)對(duì)FC芯片振動(dòng)模態(tài)影響很小，可以忽略，認(rèn)為焊球是直接和芯片焊接在一起;③ 將基板約束簡(jiǎn)化為焊球底面固定不動(dòng);④ FC芯片振動(dòng)變形很小，屬于線性彈性變形。基于上述假設(shè)，可以將芯片簡(jiǎn)化為彈性薄板，焊球簡(jiǎn)化為拉伸彈簧，整個(gè)FC芯片則簡(jiǎn)化為由彈簧支撐的薄板振動(dòng)系統(tǒng)，如圖1所示，其中圖1(b)為實(shí)際的FC芯片鼓狀焊球截面示意圖。

圖1 彈簧薄板振動(dòng)模型及焊球示意圖Fig.1 Schematics of the plate and spring system and solder bump

根據(jù)振動(dòng)力學(xué)理論［13-14］，振動(dòng)系統(tǒng)可以用下式所示的振動(dòng)方程來表示振動(dòng)情況

式中:［M］為振動(dòng)系統(tǒng)質(zhì)量矩陣，［C］為振動(dòng)系統(tǒng)阻尼矩陣，［K］為振動(dòng)系統(tǒng)剛度矩陣，{q}、{}、{}分別為振動(dòng)系統(tǒng)位移、速度、加速度向量，{F(t)}為振動(dòng)系統(tǒng)作用力向量。

在上述假設(shè)中FC芯片振動(dòng)在彈性變形范圍內(nèi)，且不考慮振動(dòng)阻尼，則由彈簧支撐的薄板振動(dòng)系統(tǒng)固有振動(dòng)方程可以表示為

其中［K］為FC芯片剛度矩陣，是裸芯片與焊球剛度矩陣之和;［M］為FC芯片質(zhì)量矩陣，是裸芯片與焊球質(zhì)量矩陣之和。ω為FC芯片振動(dòng)頻率，{λ}為瑞利-里茲多項(xiàng)式參變量構(gòu)成的列向量。

從振動(dòng)方程中可以明顯看出，當(dāng)FC芯片存在缺陷如焊球缺失時(shí)，芯片的質(zhì)量和剛度都會(huì)發(fā)生變化，導(dǎo)致芯片的剛度矩陣［K］和質(zhì)量矩陣［M］發(fā)生變化，從而使得芯片的固有頻率產(chǎn)生變化，因此，測(cè)量芯片固有頻率的變化就可能檢測(cè)出面陣型芯片的焊球缺失情況。

2 FC芯片固有頻率分析

本研究中所使用的面陣型測(cè)試芯片為kulicke＆soffa公司生產(chǎn)的FA10［15］樣片，圖2(a)為參考面陣型樣片A1、A2(完整無缺陷)。為了便于對(duì)比，實(shí)驗(yàn)設(shè)計(jì)中引入了缺球面陣型樣片如圖2(b)、2(c)，白色圓圈標(biāo)記缺球位置。A1、A2芯片焊球個(gè)數(shù)為18×18，其中右下角去掉1個(gè)、其余三個(gè)角落去掉2個(gè)焊球，總共有317個(gè)焊球，作為無缺陷參考芯片;B芯片有32個(gè)缺失焊球，成“X”分布;C芯片共有44個(gè)缺失焊球，除第一排缺2個(gè)焊球外，其余呈隔行缺球分布。

圖2 無缺陷參考FC芯片及缺球FC芯片F(xiàn)ig.2 Reference chips and chips with bump missing

FA10面陣型芯片相關(guān)尺寸為:裸芯片幾何尺寸5.08 ×5.08 ×0.635 mm、焊球半徑Rmax=67.5 μm、焊球高度hs=105 μm、焊球間距p=254 μm。FC芯片材料特性如表1所示。

表1 FC芯片材料特性Tab.1 Material properties of flip chip

表2 FC芯片固有頻率MATLAB計(jì)算值(頻率單位:kHz)Tab.2 Mode frequencies with bump missing defect from the analytical model

根據(jù)上述振動(dòng)模型來計(jì)算倒裝芯片的固有頻率，利用MATLAB計(jì)算出無缺陷面陣型芯片A1、A2及缺球FC芯片B、C前6階固有頻率，如表2所示。可以看出，芯片的前6階固有頻率發(fā)生變化，相對(duì)于參考芯片，缺陷芯片B、C的固有頻率明顯下降。

3 基于模態(tài)分析的FC芯片焊球缺失檢測(cè)

3.1 FC芯片固有頻率的仿真分析

為驗(yàn)證基于模態(tài)分析的FC芯片檢測(cè)方法的可行性，采用COMSOL有限元仿真軟件對(duì)FC芯片進(jìn)行模態(tài)分析，如圖3所示為缺陷芯片B的有限元模型。建模過程中忽略了UBM，將焊球頂面直接連在芯片上，添加邊界條件時(shí)假定焊球底面全部固定，仿真過程中劃分網(wǎng)格時(shí)，由于焊球處應(yīng)力變化更迅速，因此在焊球、焊球與芯片接觸處網(wǎng)格密度要高。

圖3 缺陷芯片B的有限元模型Fig.3 Finite element model of the defective chip B

考慮實(shí)驗(yàn)測(cè)量的是FC芯片離面振動(dòng)的前6階固有頻率，因此仿真獲得無缺陷參考芯片及缺球芯片B和C離面振動(dòng)的前6階固有頻率，如表3所示。通過表2、表3對(duì)比分析可以看出，A1、A2、B、C芯片的計(jì)算固有頻率與COMSOL仿真固有頻率非常吻合，差值一般在1%以下，可能是由于仿真自由度的不同、以及振動(dòng)模型中將焊球簡(jiǎn)化為彈簧引起的。根據(jù)振動(dòng)模型簡(jiǎn)化理論，當(dāng)有缺球出現(xiàn)時(shí)，芯片的剛度明顯降低，芯片質(zhì)量亦有所減少，從而導(dǎo)致固有頻率降低。Matlab計(jì)算和COMSOL仿真結(jié)果均表明缺球芯片B和C的固有頻率比無缺陷參考片的固有頻率要低。不同階固有頻率對(duì)FC芯片焊球缺失的敏感度不一樣。相對(duì)于無缺陷參考芯片，缺陷芯片B前4階固有頻率變化比較明顯，C芯片第1、2、5、6階固有頻率變化則較明顯。

表3 FC芯片固有頻率COMSOL仿真值(頻率單位:kHz)Tab.3 Mode frequencies with bump missing defect from the FE model

圖4為各芯片的仿真振型。其中第一、二、三列分別對(duì)應(yīng)為A1/A2、B、C芯片的前6階振型，紅色區(qū)域?yàn)閆向向上振幅最大區(qū)域，深藍(lán)區(qū)域?yàn)閆向向下振幅最大區(qū)域。結(jié)合表3固有頻率數(shù)據(jù)分析振型，可以發(fā)現(xiàn)實(shí)驗(yàn)所用無缺陷參考芯片A1第1～4階振動(dòng)主要集中在四個(gè)角落，可見1～4階固有頻率對(duì)面陣型芯片四個(gè)角缺球類的缺陷比較敏感，第5～6階振動(dòng)主要集中在周邊，對(duì)周邊缺球類的缺陷比較敏感。實(shí)驗(yàn)中缺陷芯片B在四個(gè)角有各有缺球，因此前4階固有頻率變化較大，相對(duì)于參考芯片頻率偏差可以達(dá)到18 kHz以上，而5、6階固有頻率則相對(duì)變化較小。C芯片左上角缺球，使其1～2階固有頻率降低比較明顯，相對(duì)于參考芯片A1頻率偏差甚至達(dá)30 kHz，其周邊第3排以及第2排存在缺球，使得第5、6階固有頻率變化也較大。本研究中采用的是面陣型FC芯片，從A1、B、C芯片振動(dòng)情況也可以看出，振動(dòng)變形主要集中四邊及角落，中間位置振動(dòng)幅度較小，因此，對(duì)于芯片中間位置存在焊球缺失情況，需要結(jié)合頻率、振型等進(jìn)一步的實(shí)驗(yàn)研究。上述結(jié)論亦進(jìn)一步驗(yàn)證了振動(dòng)模型的合理性及檢測(cè)原理、方法的可行性。

圖4 FC芯片振型示意圖，第一列為參考樣片A1(A2結(jié)果相同)、第二列為B芯片、第三列為C芯片的對(duì)應(yīng)各階振型Fig.4 Mode shapes of flip chips

3.2 FC芯片實(shí)驗(yàn)測(cè)量分析

為了進(jìn)一步對(duì)FC芯片缺陷進(jìn)行有效檢測(cè)，搭建了基于空氣耦合超聲激勵(lì)的FC芯片缺陷檢測(cè)系統(tǒng)，如圖5所示。超聲激勵(lì)由電容超聲換能器CAP4提供，產(chǎn)生的超聲波經(jīng)空氣直接投射在芯片表面。檢測(cè)系統(tǒng)采用激光測(cè)振儀PSV-400測(cè)量芯片表面振動(dòng)，其位移分辨率可達(dá)0.01 nm，振速分辨率 0.02 μm/s，頻率測(cè)量范圍在0-1 MHz，適合微振動(dòng)測(cè)量。

圖5 FC芯片缺陷檢測(cè)系統(tǒng)Fig.5 Experimental setup of the solder bump missing defect detection system

實(shí)驗(yàn)時(shí)，首先將芯片基板固定在氣浮臺(tái)上，然后利用超聲換能器驅(qū)動(dòng)設(shè)備SIA-7驅(qū)動(dòng)CAP4產(chǎn)生某一頻率下空氣耦合超聲波，將其以45°入射角投射在芯片表面，激起芯片微振動(dòng);同時(shí)，PSV-400掃描芯片表面各布點(diǎn)振動(dòng)信號(hào)，測(cè)得芯片振動(dòng)頻率及其對(duì)應(yīng)的振速大小。在一次掃描測(cè)量中，改變CAP4超聲波激振頻率，在不同的激振頻率下芯片振動(dòng)速度不同;當(dāng)激振頻率等于固有頻率時(shí)，芯片的振速達(dá)到最大。

基于測(cè)試芯片的各階仿真與計(jì)算固有頻率值，在該頻率值附近對(duì)芯片進(jìn)行頻率掃描激振，測(cè)得其對(duì)應(yīng)的振速大小，然后提取出最大振速對(duì)應(yīng)的振動(dòng)頻率，就可以得到芯片固有頻率。表4為無缺陷參考樣片A1、A2及缺陷樣片B、C的各階模態(tài)頻率測(cè)量結(jié)果。可以發(fā)現(xiàn)，實(shí)驗(yàn)測(cè)量的FC芯片的固有頻率與仿真值和計(jì)算值較接近，趨勢(shì)一致。仿真和計(jì)算中忽略了芯片振動(dòng)阻尼、UBM，而實(shí)際測(cè)量時(shí)考慮到環(huán)境影響、測(cè)量誤差等因素，使得仿真和計(jì)算數(shù)值比實(shí)驗(yàn)測(cè)量值略大。這驗(yàn)證了仿真和計(jì)算分析的合理性，也說明了仿真和計(jì)算對(duì)實(shí)驗(yàn)具有較好的指導(dǎo)性。上述結(jié)果中，無缺陷參考片A1和A2的實(shí)驗(yàn)測(cè)量固有頻率值基本一致，差值在±2 kHz內(nèi)，這可能是由于測(cè)量誤差以及環(huán)境因素的影響而導(dǎo)致。存在焊球缺失的缺陷芯片B、C前幾階固有頻率比無缺陷參考芯片的固有頻率明顯要低，差值最大可達(dá)到34 kHz。這說明固有頻率的變化能夠有效地檢測(cè)焊球缺失缺陷。

表4 實(shí)驗(yàn)測(cè)量固有頻率值(頻率單位:kHz)Tab.4 Mode frequencies with missing bump defect from the experimental model

圖6為缺陷芯片相對(duì)于參考芯片固有頻率變化圖。

圖6 缺陷芯片相對(duì)參考芯片固有頻率變化圖Fig.6 Mode shift between chips with bump missing defect and reference chip

可以看出，有焊球缺失的芯片B、C與完好參考芯片相比較，固有頻率明顯降低，這說明固有頻率的降低可用于面陣型芯片的焊球缺失檢測(cè)。缺陷芯片B前3階固有頻率降低比較多，缺陷芯片C前2階以及5、6階固有頻率降低比較多，這說明前兩階固有頻率對(duì)缺球這種缺陷是比較敏感的。此外，當(dāng)缺球的數(shù)量不同、位置分布不同時(shí)，高階固有頻率的變化明顯不同，如類似于B缺陷芯片缺球時(shí)，第5階固有頻率降低不是很明顯，但當(dāng)出現(xiàn)C類型缺球情況時(shí)，第5階固有頻率變化卻很大。這也說明了當(dāng)缺球個(gè)數(shù)和位置不一樣時(shí)，各階固有頻率存在變化，但變化不盡相同，這可以用于進(jìn)一步研究焊球缺失的位置和數(shù)量。

4 結(jié)論

本文以倒裝芯片為研究對(duì)象，推導(dǎo)出倒裝芯片的振動(dòng)方程，闡述了芯片缺陷對(duì)振動(dòng)的影響以及利用模態(tài)分析進(jìn)行倒裝芯片缺陷檢測(cè)的原理。通過MATLAB理論計(jì)算出不同焊球缺失情況對(duì)倒裝芯片固有頻率的影響，進(jìn)一步利用有限元分析軟件COMSOL對(duì)正常和焊球缺失芯片的固有頻率進(jìn)行了仿真，分析了前六階的振型。同時(shí)，搭建了基于空氣耦合超聲激勵(lì)的FC芯片缺陷檢測(cè)實(shí)驗(yàn)平臺(tái)，實(shí)驗(yàn)測(cè)量了芯片的固有頻率變化。研究結(jié)論表明，針對(duì)實(shí)驗(yàn)中所用面陣型FC芯片F(xiàn)A10，其理論模型計(jì)算、仿真振型分析和實(shí)驗(yàn)測(cè)量結(jié)果非常吻合。當(dāng)芯片存在焊球缺失時(shí)，芯片的剛度矩陣和質(zhì)量矩陣將發(fā)生變化，導(dǎo)致固有頻率降低:當(dāng)芯片四角存在焊球缺失缺陷時(shí)，其前3階固有頻率變化較大，固有頻率降低值在18 kHz以上，而第5、6階固有頻率變化較小;當(dāng)芯片邊角均有焊球缺失，則前2階固有頻率變化明顯，頻率降低30 kHz，并且5、6階固有頻率變化也比較大。因此，芯片缺陷導(dǎo)致各階固有頻率的變化不同，可用于缺陷芯片的檢測(cè)，結(jié)合各階振型分析，可進(jìn)一步研究倒裝芯片焊球缺失的定位和定量檢測(cè)。

［1］裴為華，鄧 暉，陳弘達(dá).現(xiàn)代微光電子封裝中的倒裝焊技術(shù)［J］.微納電子技術(shù)，2003，7/8:231-234.

PEI Wei-hua， DENG Hui， CHEN Hong-da. Flip chip bonding technology used in modern micro-photoelectron package［J］.Micronanoelectronic Technology，2003，7/8:231-234.

［2］ Mallik D，Radhakrisham k，He J Q，et al.Advanced package technologies for high-performance systems［J］.Intel Technology Journal，2005，9(4):259-271.

［3］Hoh H J，Zhang H S，Xue M.Characterization of flip chip bump failure mode by using high frequency 230MHz MP and CP4 transducer［C］//10th Electronics Packaging Technology Conference，2008，601-607.

［4］ Chen L，Zhang Q，Wang G Z，et al.The effects of underfill and its material models on thermomechanical behaviors of a flip chip package［J］.IEEE Trans Adv Package，2001，24(1):17-24.

［5］ Oresjo S.New study reveals component defect levels［J］.Circuits Assembly，2002:39-43.

［6］王立成，丁 漢，熊有倫.倒裝焊芯片封裝中的非接觸檢測(cè)技術(shù)［J］.機(jī)械與電子，2004，(5):45-49.Wang Li-cheng，Ding Han，Xiong You-lun.An overview of non-destructive inspection in flip chip packaging［J］.Machinery＆ Electronics，2004，(5):45-49.

［7］Semmens J E，Kessler L W.Further investigation into the use of acoustic micro imaging for analyzing flip chip integrity and failure modes［C］//6th lntemational Conference on Multichip Modules，1997，165-169.

［8］ Brand S， Czurratis P， Hoffrogge P， et al. Automated inspection and classification of flip-chip-contacts using scanning acoustic microscopy［J］. Microelectronics Reliability，2010，50:1469-1473.

［9］ Kovacs R.X-Ray Inspection of microwire bonds［C］//Proceedings of the 28th Int.Spring Seminar on Electronics Technology，2005，448-451.

［10］ Sassov A，Luypaert F.X ray digital microlaminography for BGA and flip chip inspection［C］.X ray Microscopy:Proceedings of the Sixth International Conference，2000，239-244.

［11］ Pacheco M，Goyal D.X-ray computed tomography for nondestructive failure analysis in microelectronics［J］.2010 IEEE International Reliability Physics Symposium.Garden Grove，CA，Canada，2010:252-258.

［12］ Yang J，Ume I C.Quality inspection of flip chip solder bumps using integrated analytical， numerical， and experimental modal analyses［J］.Electronic Packaging，2008，130:0310091-10.

［13］ 倪振華.振動(dòng)力學(xué)［M］.西安:西安交通大學(xué)出版社，1989.

［14］ Lee C R，Kam T K，System identification of partially restrained composite plates using measured natural frequencies［J］.Engineering Mechanics，2006，132(8):841 850.

［15］ http://www.practicalcomponents.com/flipchip.htm.