基于ARM處理器的數(shù)字化遠(yuǎn)程圖像監(jiān)控系統(tǒng)＊

孫俊琳，程立倩

（煙臺職業(yè)學(xué)院，山東 煙臺 264670）

數(shù)字化遠(yuǎn)程圖像監(jiān)控是基于現(xiàn)代通訊科技的一種新應(yīng)用，它正在越來越多地被廣泛應(yīng)用于交通、能源、公安、電信、軍事等部門。與傳統(tǒng)的模擬監(jiān)控系統(tǒng)相比，它的組網(wǎng)成本低、系統(tǒng)體積重量小、運(yùn)行維護(hù)更容易。

本文針對低設(shè)備成本、低運(yùn)行成本和超遠(yuǎn)距離的圖像監(jiān)控系統(tǒng)應(yīng)用提出了一種基于嵌入式應(yīng)用系統(tǒng)的數(shù)字化遠(yuǎn)程圖像監(jiān)控系統(tǒng)方案。該方案使用直接獲得的數(shù)字化影像信號；圖像壓縮不使用專用壓縮芯片，而是在高速處理器內(nèi)部由壓縮軟件實(shí)現(xiàn)；最后打包經(jīng)由公共電話網(wǎng)發(fā)送。本方案不僅適合于數(shù)字化圖像監(jiān)控系統(tǒng)的實(shí)際應(yīng)用，而且它高度的靈活性與自主性更加適合于教學(xué)與科研部門對嵌入式系統(tǒng)、可編程邏輯系統(tǒng)以及語音、圖像和視頻信號處理的學(xué)習(xí)與研究。

本文使用ARM處理器與FPGA技術(shù)構(gòu)建了嵌入式遠(yuǎn)程圖像監(jiān)控系統(tǒng)，并在實(shí)際應(yīng)用中實(shí)現(xiàn)了低運(yùn)行成本的圖像遠(yuǎn)程監(jiān)控。

1 ARM平臺及其系統(tǒng)組成

基于ARM體系結(jié)構(gòu)的嵌入式處理器是目前應(yīng)用最為廣泛的32位處理器，ARM提供了一系列的內(nèi)核、體系結(jié)構(gòu)、微處理器和系統(tǒng)芯片方案。ARM芯片有多達(dá)十幾種的芯核結(jié)構(gòu)，本文系統(tǒng)根據(jù)建立低成本的圖像數(shù)據(jù)采集、實(shí)時壓縮與遠(yuǎn)程傳送系統(tǒng)，以及擴(kuò)展性，選擇了Cirrus Logic公司的EP7312。

1.1 EP7312應(yīng)用

EP7312是基于ARM720T內(nèi)核的嵌入式微處理器，由ARM720T內(nèi)核加外圍擴(kuò)展邏輯構(gòu)成，運(yùn)行于74MHz時其性能與100MHz的Intel Pentium芯片基本相當(dāng)，且功耗很低。之所以選用EP7312處理器，主要是看中它的高速ARM720T核心、豐富的外設(shè)接口與啟動ROM的設(shè)置。

要正確應(yīng)用EP7312處理器必須首先對它的系統(tǒng)寄存器進(jìn)行正確配置，各寄存器的具體定義可以參考“EP73XX用戶手冊”，這里就不再贅述。除此以外，還要對EP7312的中斷控制器和堆棧設(shè)置有深入了解。在系統(tǒng)初始化階段必須對將要使用到的各種處理模式的堆棧寄存器進(jìn)行設(shè)置，才能保證以后系統(tǒng)程序與用戶應(yīng)用程序的正常運(yùn)行。

EP7312不但支持JTAG運(yùn)用于邊界掃描測試，而且由于使用了ARM720T核心，可以通過JTAG接口與EmbeddedICE單元連接實(shí)現(xiàn)對ARM內(nèi)核的調(diào)試。

EmbeddedICE接口協(xié)議轉(zhuǎn)換器是ARM開發(fā)中的關(guān)鍵硬件，它在PC機(jī)開發(fā)環(huán)境與ARM目標(biāo)板之間建立起連接。EmbeddedICE接口協(xié)議轉(zhuǎn)換器是非常昂貴的開發(fā)設(shè)備，但是通過對相關(guān)資料的檢索，發(fā)現(xiàn)可以使用簡單的并口調(diào)試電纜，按照J(rèn)TAG協(xié)議就可以連接EmbeddedICE，實(shí)現(xiàn)ARM硬件調(diào)試，但調(diào)試速度較慢。本文給出兩種應(yīng)用簡單并口調(diào)試電纜來進(jìn)行調(diào)試的方法。

（1）使用ALTERA公司ByteBlasterMV電纜

ByteBlasterMV電纜是應(yīng)用于ALTERA公司可編程邏輯器件下載程序的常用設(shè)備，在認(rèn)真學(xué)習(xí)了JTAG標(biāo)準(zhǔn)后，參考相關(guān)資料對ByteBlasterMV電纜進(jìn)行改造：并口第12引腳與下載電纜10線出口的第6引腳相連，并在Vcc供電端與下載電纜10線出口的第4引腳之間加上了二極管保護(hù)，使目標(biāo)板電源只可以單向流入下載電纜。

（2）使用Wiggler電纜配合IAR Embedded Workbench集成開發(fā)環(huán)境可以實(shí)現(xiàn)在線調(diào)試。

1.2 ARM的系統(tǒng)框圖

針對方案的需要和日后擴(kuò)展的考慮，設(shè)計(jì)了ARM開發(fā)板，見圖1。

主處理器：EP7312－CV（Cirrus Logic公司）；SDRAM：HY57V281620HCT－H（Hynix公司）；FLASH：SST39LV040－90－3C－NH（SST公司）；串口驅(qū)動：MAX3243ECUI、MAX232CSE（Maxim公司）；IrDA接口：TFDS4500（Vishay Telefunken公司）；觸摸屏接口：MXB7846EUE（Maxim公司）電源：LM1085IT－ADJ（National Semiconductor公司）；LCD升壓：MAX5026EUT－T（Maxim公司）；LCD顯示：MTG－F32240HFWNSEB－01（Microtips Technology公司）；板載接口：JTAG調(diào)試接口、GPIO接口、音頻接口、觸摸LCD模塊接口、MODEM接口、系統(tǒng)擴(kuò)展槽和設(shè)備擴(kuò)展槽，用于為ARM系統(tǒng)添加如以太網(wǎng)接口、海量數(shù)據(jù)存儲接口和PCMCIA等接口或者用于與其他功能開發(fā)板DSP、FPGA等連接使用。

系統(tǒng)配置指標(biāo)：EP7312＠74MHz CPU（ARM720T）；32MB內(nèi)存；512KB程序存儲器；320×240×16級灰度LCD顯示；雙串口、IrDA、JTAG、音頻接口、LCD觸摸屏接口、擴(kuò)展接口。

針對上面ARM板的程序設(shè)計(jì)，使用的軟件開發(fā)環(huán)境是ARM公司的ARM Software Development Toolkit（簡稱SDT）。由于開發(fā)板只配備512KB的FLASH ROM用于程序存儲器，所以應(yīng)用程序與原始數(shù)據(jù)的總和必須小于512KB。具體的程序在此不再祥述。

圖1 ARM系統(tǒng)框圖

圖2 FPGA系統(tǒng)框圖

2 FPGA平臺及其系統(tǒng)組成

可編程邏輯系統(tǒng)設(shè)計(jì)是當(dāng)今電子系統(tǒng)設(shè)計(jì)的重要組成部分，本文選用ALTERA公司的十萬門可編程邏輯芯片ACEX1K100來構(gòu)建FPGA開發(fā)平臺。

FPGA在本文系統(tǒng)中的作用是：連接CMOS圖像采集模塊，實(shí)現(xiàn)高速數(shù)據(jù)采集和存儲；在以后的進(jìn)一步開發(fā)中還可以把離散余弦變換（DCT）和系數(shù)量化等操作放到FPGA中以硬件方式高速實(shí)現(xiàn)，從而提高系統(tǒng)整體工作性能。

根據(jù)本文系統(tǒng)要求設(shè)計(jì)FPGA開發(fā)板框圖見圖2。

FPGA芯片：ACEX1K100QC208－3（ALTERA 公司）；高速SRAM：IS61LV25616－10T（ISSI公司）；CMOS圖像采集：MB86S02（Fujitsu公司）；DAI音頻接口：CS4333－BS（Crystal公司）；音頻功放：LM4858MM（National Semiconductor公司）；NAND＿FLASH：K9F5608U0A（Samsung公司）。

開發(fā)板具備的擴(kuò)展接口有：

調(diào)試板接口連接專用調(diào)試板，6位LED顯示加5個按鍵，進(jìn)行軟硬件調(diào)試；PS／2接口，連接PC鍵盤或鼠標(biāo)；VGA接口，連接PC顯示器，通過電阻網(wǎng)絡(luò)實(shí)現(xiàn)320×240×12Bits，即4096色彩色顯示；DAI音頻接口連接耳機(jī)，進(jìn)行數(shù)字音頻播放；系統(tǒng)擴(kuò)展槽用于系統(tǒng)功能擴(kuò)展和互聯(lián)。

3 FPGA與ARM平臺的連接

FPGA的硬件可編程性使得FPGA系統(tǒng)的開發(fā)具有很強(qiáng)的靈活性，這一點(diǎn)使FPGA系統(tǒng)的硬件設(shè)計(jì)與基于CPU的系統(tǒng)設(shè)計(jì)有很多不同，特別體現(xiàn)在FPGA開發(fā)板的設(shè)計(jì)中。同樣的擴(kuò)展端口經(jīng)過不同的引腳功能劃分，可以滿足非常多樣的擴(kuò)展要求。

在FPGA開發(fā)板上按照ARM開發(fā)板的設(shè)備擴(kuò)展槽定義，設(shè)計(jì)了FPGA的系統(tǒng)擴(kuò)展槽，用于其與ARM系統(tǒng)的連接。接口的定義見表1。

表1 ARM開發(fā)板設(shè)備擴(kuò)展槽定義

設(shè)備擴(kuò)展槽使用IDC40接插件，為ARM處理器提供了256×2個16位總線地址用于功能擴(kuò)展，同時擴(kuò)展接口具備設(shè)備就緒信號、中斷信號和通用I／O信號，可以為ARM系統(tǒng)擴(kuò)展諸如以太網(wǎng)接口、海量數(shù)據(jù)存儲器等設(shè)備。在本文系統(tǒng)應(yīng)用中，設(shè)備擴(kuò)展接口為ARM系統(tǒng)擴(kuò)展了基于FPGA的CMOS圖像獲取功能和VGA顯示功能。

4 遠(yuǎn)程圖像監(jiān)控系統(tǒng)

ARM開發(fā)系統(tǒng)與FPGA開發(fā)系統(tǒng)相結(jié)合，再加上JPEG壓縮算法在ARM處理器上的實(shí)現(xiàn)，就構(gòu)成了本文提出的遠(yuǎn)程圖像監(jiān)控系統(tǒng)雛形。系統(tǒng)框圖見圖3。

圖3 遠(yuǎn)程圖像監(jiān)控系統(tǒng)框圖

系統(tǒng)的應(yīng)用中使用調(diào)制解調(diào)器通過公共電話網(wǎng)來建立遠(yuǎn)程數(shù)據(jù)連接，在遠(yuǎn)程圖像監(jiān)控終端處的調(diào)制解調(diào)器處于待命狀態(tài)，它被設(shè)置為自動應(yīng)答方式，在3次振鈴后自動摘機(jī)，經(jīng)歷“數(shù)據(jù)風(fēng)暴”以后與主叫方建立連接。監(jiān)控中心的調(diào)制解調(diào)器由監(jiān)控軟件控制撥號建立連接或者掛斷連接。

5 結(jié)束語

本文著重從嵌入式系統(tǒng)硬件平臺的建立給出了解決方案，建立了低開發(fā)成本與方便易使用的嵌入式系統(tǒng)開發(fā)平臺，實(shí)現(xiàn)了基于ARM處理器的低成本數(shù)字化遠(yuǎn)程圖像監(jiān)控系統(tǒng)。

［1］EP7312數(shù)據(jù)手冊［K］.凌云邏輯，200.

［2］EP73XX用戶指導(dǎo)［K］.凌云邏輯，2002.

［3］ARM720T技術(shù)參考手冊［K］.ARM 公司，2000.

［4］大衛(wèi)·希爾.ARM構(gòu)架參考手冊［K］.愛迪生韋斯利出版社，2000.

［5］ARM 開發(fā)板［K］.ARM 公司，1998.

［6］ByteBlasterMV并行端口下載線［K］.阿爾特拉公司，2001.

［7］ACEX 1K可編程邏輯器件系列［K］.3.1版.阿爾特拉公司，2001.

［8］基于SRAM LUT的器件配置設(shè)備［K］.12版.阿爾特拉公司，2001.