基于同步參考坐標系的三相數字鎖相環

洪小圓 呂征宇

（浙江大學電力電子國家專業實驗室 杭州 310027）

1 引言

鎖相環廣泛應用于通信[1-3]、電力電子[4-7]和電力傳動[7-9]中，在工業應用中起著舉足輕重的作用，而基于同步參考坐標系的三相數字鎖相環以其實現的簡易及對電網畸變的較好抑制能力，在并網逆變器、無功補償器、整流器等與電網連接的三相系統中得到了越來越多的關注[10-14]。從控制角度出發，鎖相環的性能包括穩定性、穩態性能和動態性能[15]，為了提高鎖相環的性能，可基于其線性模型或非線性模型對各組成單元的可更改部分進行完善。文獻[16-18]通過構造李雅普諾夫函數驗證了一系列模擬鎖相環、過零數字鎖相環及一系列典型數字鎖相環非線性模型階躍輸入時的穩定性，為鎖相環的設計提供參考，文獻[19]比較了李雅普諾夫和拉塞爾不變集理論用于驗證鎖相環全局穩定性的區別；文獻[10-14]針對基于同步參考坐標系的三相鎖相環，提出了基于其線性模型的PI參數的優化設計方法，以更好地權衡穩態性能及動態性能。然而并沒有文獻針對基于同步參考坐標系的三相數字鎖相環穩定性進行論證，PI參數之外的影響動態性能的因素也沒有得到關注。

本文首先簡述了基于同步參考坐標系的三相數字鎖相環原理，總結出影響鎖相環動態性能的主要因素，通過構造李雅普諾夫函數分析上述因素對鎖相環非線性模型的全局漸進穩定性的影響，然后針對 PI參數以外的影響因素提出了采用相序識別以縮短鎖相環調整時間的方法，并對其具體實現進行分析，最后給出仿真和實驗結果。

2 基于同步參考坐標系的三相鎖相環原理

假定三相電網電壓幅值、頻率恒定，各相之間相位相差120°，如圖1所示，三相電網電壓合成空間矢量 us以恒定角頻率ω0旋轉，與β軸負半軸夾角為θ*，θ*隨時間斜率上升。虛擬一以角頻率ω旋轉的dq坐標系，其d軸與β軸負半軸夾角為θ，為已知量。電壓矢量us在dq坐標系上投影為usd、usq，usq指示著電壓矢量與虛擬坐標系間的相位關系，當 usq＞0時，電壓矢量us領先于d軸，當usq=0時，電壓矢量us與d軸同相位，當usq＜0，電壓矢量us滯后于d軸。因此以usq為反饋，以虛擬坐標系的旋轉角頻率ω為控制量，以usq=0為控制目標，即可控制d軸跟隨us并獲得當前電網各相電壓的相位，據此建立的鎖相環結構框圖如圖2所示，鎖相環通過電壓矢量在q軸上的投影進行鑒相，以比例積分環節為環路濾波器。假設三相電網電壓的幅值為 Usm，則電壓矢量us在q軸上的投影可表示為

圖1 三相電壓空間矢量圖Fig.1 Vector graph of three-phase voltage

圖2 基于同步參考坐標系的鎖相環結構框圖Fig.2 Phase-locked loop structure based on synchronous reference frame

正弦函數是個非線性函數，非線性因素使 PI參數的設計及系統穩態、動態性能的分析變得很困難，為此引入穩態工作點附近的小信號線性近似，當θ*-θ 很小時，sin(θ*-θ)≈θ*-θ，據此可得鎖相環的線性模型如圖3所示，令θ*=ω0t+θ0，圖3中加入了對基準角頻率ω0及基準相位θ0的靜態偏置補償，分別為0ω′和0θ′，則可推導鎖相環的輸出函數為（推導過程見附錄）

由上式可知，鎖相環的動態性能由 PI參數 kp與ki、角頻率靜態偏置補償誤差 ω0′ -ω0、相位靜態偏置補償誤差 θ0′ -θ0決定。其中PI參數可以根據線性模型開環傳遞函數的 Bode圖設計，為了提高鎖相環的響應速度，可增大kp以提高系統的帶寬，然而鎖相環實際上是非線性系統，在大信號輸入情況下上述線性模型與實際偏差大，因此有必要分析基于線性模型設計的PI參數對系統穩定性的影響。

圖3 三相數字鎖相環線性模型Fig.3 Linear model of three-phase digital PLL

3 基于李雅普諾夫函數的鎖相環穩定性研究

圖4所示為基于同步參考坐標系的三相數字鎖相環的非線性模型，以鎖相相位誤差 e及角頻率ω為狀態變量建立鎖相環狀態方程為

式中，x1指代 e，x2指代ω。令=0，=0 求得鎖相環的平衡點為：（kπ，ω0），k=0，±1，±2，…，由于鑒相器是周期為2π的正弦函數，因此實際平衡點只有兩個：（0，ω0）和（π，ω0），則鎖相相位誤差e只需考慮一個周期的范圍，即e∈ (-π,π]。

如果能夠證明鎖相環在其中一個平衡點上全局漸進穩定，那么鎖相環在另外一個平衡點必定不會穩定。

圖4 三相數字鎖相環非線性模型Fig.4 Nonlinear model of three-phase digital PLL

假定鎖相環在平衡點（0，ω0）上漸進穩定，構造李雅普諾夫函數

式中， x1∈ (-π, π]，x2∈R，n1、n2、n3為待定系數。

根據李雅普諾夫穩定性定理[20]，鎖相環在平衡點（0，ω0）上漸進穩定的充分條件是V(x)滿足下列等式及不等式

則可推導出系數n1、n2、n3為

由上式可知n1、n2、n3有實數解的前提是kp＞0且ki＞0，也就是說基于同步參考坐標系的三相數字鎖相環穩定性只與PI參數有關，而與角頻率靜態偏置補償誤差和相位靜態偏置補償誤差無關。由于鎖相環引入比例積分環節構成負反饋閉環系統勢必滿足此前提條件，因此基于線性模型設計的PI參數不會影響鎖相環的穩定性。

4 鎖相環動態性能的改善

由式 2可知，減小角頻率靜態偏置補償誤差ω0′ -ω0及相位靜態偏置補償誤差 θ0′ -θ0均能縮短鎖相環的調整時間。電網頻率允許偏差值為±1Hz[21]，因此只要能識別ω0的正負即可將角頻率靜態偏置補償誤差控制在 2%范圍內。圖 5所示為與電網連接的三相功率系統結構框圖，電網側的三相端子用a、b、c表示，功率側的三相端子用x、y、z表示，三相坐標軸用A、B、C表示，電網側與功率側在硬件上用導線相連，而功率側與三相坐標軸在軟件上對應，功率側的三相電壓 ux、uy、uz通過采樣輸入到DSP，根據其與三相坐標軸的對應關系轉換成電壓矢量，若電壓矢量逆時針旋轉，ω0＞0，為正序，若電壓矢量順時針旋轉，ω0＜0，為負序，因此識別ω0的正負實際上就是識別三相坐標軸上三個電壓量合成電壓矢量的相序。

圖5 三相功率系統結構框圖Fig.5 Three-phase system structure diagram

4.1 相序及相位識別原理

電網側三相電壓可表示為

功率側三相電壓可表示為

式中，m=0、±1，決定各相初始相位，n=±1，決定各相間的相位差，m和n的不同組合對應功率側與電網側的不同硬件接法。令 xyz→ABC，單杠箭頭表示功率側三相電壓按順序分別置于三相坐標軸A、B、C上，則可推算出功率側三相電壓合成的電壓矢量為

由式9可看出相序只跟n的取值有關，將所有6種接法的相序總結見表1。

表1 各種接法對應的相序Tab.1 Phase sequences of different connections

表1中雙杠箭頭表示按順序連接，（如bac?xyz表示b與x相連，a與y相連，c與z相連），對比正序與負序的三相電壓波形可歸納出如表2所示的規律，只需等待任意一相電壓過零，將過零相置于A軸，其余兩相任意分配到B軸和C軸即可判斷相序。以圖6三相正弦波為例，可看出a相電壓負向過零時，b相電壓為正，c相電壓為負，若abc?xyz→ ABC ，則對應表 2中正序的第一行；若acb? xyz → ABC ，則對應表2中負序的第一行。

表2 相序判斷依據Tab.2 Phase sequence identification rule

上述相序識別方法要求檢測過零點及過零點的電壓變化趨勢，正向（負向）過零相的相位為0(π)，將過零相置于A軸，并判斷其他兩相電壓的正負，按照表2規則，將正（負）電壓相置于C軸，將負（正）電壓相置于B軸，則在程序內部將電網側與功率側的所有硬件接法均連接成正序接法，至此可實現角頻率靜態偏置補償和相位靜態偏置補償。

4.2 相序及相位識別的實現及分析

實現上述相序識別方法需要在檢測出任意一相過零點時判斷其電壓的變化趨勢以及其他兩相電壓的正負，考慮到電網電壓含有諧波且電壓采樣時引入干擾，實際采樣得到的電壓在理想值上下波動，假設波動范圍為±Uf，如圖 6所示，a相電壓采樣結果在a+及a-范圍內，可能出現多個過零點及ua(θ1)＞ua(θ2)的情況，導致過零點檢測及其電壓變化趨勢的判斷變得不可靠。從圖6可看出，某相過零時，其他兩相距離零電壓均有段距離，因此相序識別不需要在精確的過零時刻進行，為此可引入過零點的滯環判斷，滯環上下限為±Ut，采樣電壓小于-Ut判定為負電壓，大于Ut判定為正電壓，而處于兩者之間為模糊狀態，不予采用。當判定出某相電壓為正（負）時，只需等到該相電壓變為負（正），即可判定該相電壓負向（正向）過零。而保證電壓正負判定正確的前提條件是

滯環上下限幅值越大，則正負判定的抗干擾能力越強，但是過零電壓變化趨勢的判定時間偏離過零點越長，可能出現其他兩相電壓已經反向的問題，導致相序的錯誤識別。以圖 6中所示為例，a相正向過零時，c相為正，b相為負，隨著θ增加，c相比b相更早向零電壓靠近，因此這里只需分析c相反向的問題。

圖6 三相電壓及其擾動示意圖Fig.6 Three-phase voltage and disturbance

a相過零電壓變化趨勢判定時刻可由下式求出：

式中，ufa為 a相干擾電壓，|ufa|≤Uf，而該判定時刻的c相電壓為

式中，ufc為c相干擾電壓，|ufc|≤Uf，當ufa=ufc=-uf判定時刻的c相電壓最小，可表示為

綜合抗干擾裕量取決于 Ut-Uf及 ucmin(θa)中較小值，Ut-Uf隨 Ut增加而增加，而 ucmin(θa)隨 Ut增加而減小，為了獲得最大的綜合抗干擾裕量，令Ut-Uf=ucmin(θa)，得

不同相過零及不同電壓變化趨勢過零的分析與上述相似，Ut的推導結果相同，此處不予贅述。根據國標[22]規定，0.38kV公用電網電壓總諧波畸變率限值為5%，即 Uf=0.05Usm，則綜合抗干擾裕量最大的滯環寬度應該取Ut=0.475Usm。

但是滯環電壓 Ut越大則過零點相位的計算誤差越大，為了減小相位靜態偏置補償誤差導致的鎖相環調整時間，可以在保證式（10）成立的前提下盡量減小Ut。

5 仿真及實驗結果

5.1 角頻率靜態偏置補償

圖7 三相數字鎖相環simulink仿真模型Fig.7 Simulink model of three-phase digital PLL

圖8 不同角頻率靜態偏置補償時的相位跟蹤誤差Fig.8 Track error of phase with different compensation of angular frequency static bias

5.2 相位靜態偏置補償

分別對未加入和加入相位靜態偏置補償的鎖相環進行實驗比較，實驗涵蓋2π弧度范圍內三相電壓的6個過零點，即初始相位θ0為0、π/3、2π/3、π、4π/3和5π/3，過零點采用文中所述滯環判斷，滯環電壓幅值為30V。兩組鎖相環實驗均加入了角頻率靜態偏置補償，為 ω0′=100π，相序已經識別并在軟件中校正為正序。圖9、圖10中紅色波形為電網線電壓波形，由電壓霍爾采樣經 A-D轉換到 DSP內部再換算后經D-A模塊輸出所得，藍色波形為鎖相環輸出相位的正弦值，由 DSP內部計算后經 D-A模塊輸出所得。波形中左邊線起 20ms內的波形為程序內部的初始化，沒有實際的物理意義。

圖9所示為未加入相位靜態偏置補償的鎖相環實驗波形，即θ0′=0，鎖相環調整時間最短的是θ0=0情況，如圖 9a；其次是相差π/3情況，分別是電網電壓領先和滯后鎖相初始輸出π/3的情況，如圖 9b和圖9f；再次是相差2π/3情況，如圖9c和圖9e；最后是相差π的情況，調整時間最長，如圖 9d，驗證了鎖相環的調整時間與相位靜態偏置補償誤差大小有關。

圖9 未加入相位靜態偏置補償的鎖相環實驗波形Fig.9 Experimental waveforms of phase-locked loop without initial phase compensation

圖10所示為加入相位靜態偏置補償的鎖相環實驗波形，即 θ0′ ≈θ0，無論功率側與電網側相連時的電網相位如何，最長只需等待1/6電網基波周期，在過零點出現后即可識別當前電網相位并開始鎖相，可以看出六種初始相位的鎖相環調整時間相近，此時間取決于過零判斷的滯環范圍。

圖10 加入相位靜態偏置補償的鎖相環實驗波形Fig.10 Experimental waveforms of phase-locked loop with initial phase compensation

6 結論

本文在簡述基于同步參考坐標系的三相數字鎖相環原理后，得出了決定鎖相環調整時間的三個因素包括PI參數的設計、角頻率和相位靜態偏置補償誤差，通過構造李雅普諾夫函數證明了只要PI參數都大于零，基于非線性模型的鎖相環就能穩定，確保了基于線性模型設計的PI參數的合理性，并提出了相序識別方法以給定正確的角頻率靜態偏置補償，相序識別的同時實現了相位的近似識別，將識別后的相位用于鎖相環的相位靜態偏置補償，在穩定的前提下大大縮短了鎖相環的調整時間，仿真和實驗結果證明了上述方法的可行性。

附 錄

式（2）的推導過程如下。

根據圖3可以寫出如下等式：

整理與θ (s)相關項置于等式右邊，得

[1]Guan Chyun Hsieh, Hung James C.Phase-locked loop techniques-a survey[J].IEEE Transactions on Industrial Electronics, 1996, 43(6): 609-615.

[2]Daniel Abramovitch.Phase-locked loops: a control centric tutorial [C].Proceedings of the American Control Conference, Anchorage, AK USA, 2002.

[3]李亞斌, 彭詠龍, 李和明.自采樣比例積分控制全數字鎖相環的性能分析和實現[J].中國電機工程學報, 2005, 25(18): 64-69.Li Yabin, Peng Yonglong, Li Heming.The implementation and analysis of a self-sampling PI control all digital phase-locked loop[J].Proceedings of the CSEE, 2005, 25(18): 64-69.

[4]孔雪娟, 羅昉, 康勇.基于周期控制的逆變器全數字鎖相環的實現和參數設計[J].中國電機工程學報,2007, 27(1): 60-64.Kong Xuejuan, Luo Fang, Kang Yong.Implement and parameter design of DPLL for invertors based on cycle control[J].Proceedings of the CSEE, 2007,27(1): 60-64.

[5]楊勇, 阮毅, 葉斌英.基于鎖相環和虛擬電網磁鏈的三相并網逆變器[J].電工技術學報, 2010, 25(4):109-114.Yang Yong, Ruan Yi, Ye Binying.Three-phase grid-connected inverters based on PLL and virtual grid flux [J].Transactions of China Electrotechnical Society, 2010, 25(4): 109-114.

[6]龔錦霞, 解大, 張延遲.三相數字鎖相環的原理及性能[J].電工技術學報, 2009, 24(10): 94-99, 121.Gong Jinxia, Xie Da, Zhang Yanchi.Principle and performance of the three-phase digital phase-locked loop[J].Transactions of China Electrotechnical Society, 2009, 24(10): 94-99, 121.

[7]龐浩, 俎云霄, 王贊基.一種新型的全數字鎖相環[J].中國電機工程學報, 2003, 23(2): 37-41, 131.Pang Hao, Zu Yunxiao, Wang Zanji.A new design of all digital phase-locked loop[J].Proceedings of the CSEE, 2003, 23(2): 37-41, 131.

[8]高金文, 溫旭輝, 陳靜薇.新型鎖相環定子磁鏈觀測器[J].中國電機工程學報, 2007, 27(18): 41-47.Gao Jinwen, Wen Xuhui, Chen Jingwei.Novel motor stator flux observer based on PLL[J].Proceedings of the CSEE, 2007, 27(18): 41-47.

[9]馮志華, 劉強, 劉永斌.基于鎖相環的變頻器同步跟蹤實驗[J].電工技術學報, 2006, 21(11): 96-100.Feng Zhihua, Liu Qiang, Liu Yongbin.Experimental study on synchronized tracing control of variable frequency devices based on phase locked loop[J].Transactions of China Electrotechnical Society, 2006,21(11): 96-100.

[10]Timbus A, Teodorescu R, Blaabjerg F, et al.Synchronous methods for three phase distributed power generation systems, an overview and evaluation[C].Proceedings of the Power Electronics Specialists Conference, Recife, Brazil, 2005.

[11]Vikram Kaura, Vladimir Blasko.Operation of a phase locked loop system under distorted utility conditions[J].IEEE Transactions on Industry Applications, 1997, 33(1): 58-63.

[12]Amuda L N, Cardoso Filho B J, Silva S M, et al.Wide bandwidth single and three-phase PLL structures for grid-tied PV systems[C].Proceedings of the Photovoltaic Specialists Conference, Anchorage, AK USA, 2000.

[13]Chung Se Kyo.A phase tracking system for three phase utility interface inverters[J].IEEE Transactions on Power Electronics, 2000, 15(3): 431-438.

[14]Chung Se Kyo.Phase-locked loop for grid-connected three-phase power conversion systems[J].IEE Proceedings on Electric Power Applications, 2000,147(3): 213-219.

[15]Katsuhiko Ogata.Modern control engineering[M].5版.北京: 電子工業出版社, 2007.

[16]Yabramovitch Daniel.Lyapunov redesign of analog phase-lock loops[J].IEEE Transactions on Communications, 1990, 38(12): 2197-2202.

[17]Dan Simon, ElSherief Hossny.Lyapunov stability analyses of digital phase-locked loops[C].Proceedings of the IEEE International Conference on Systems, Man, and Cybernetics, San Antonio, TX USA, 1994.

[18]Daniel Abramovitch.Lyapunov redesign of classical digital phase-lock loops[C].Proceedings of the American Control Conference, Denver, Colorado,USA, 2003.

[19]Anders Rantzer.Almost global stability of phase-locked loops[C].Proceedings of the 40th IEEE Conference on Decision and Control, Orlando, Florida USA, 2001.

[20]Khalil Hassan K.Nonlinear systems [M].3版.北京:電子工業出版社, 2007.

[21]林海雪.電壓電流頻率和電能質量國家標準應用手冊[M].北京: 中國電力出版社, 2001.

[22]中國國家標準化管理委員會.GB/T 14549—1993電能質量 公用電網間諧波[S].北京: 中國標準出版社, 1993.