關于數字聲音廣播系統信道編碼調制器設計分析

李 靜

國家廣播電影電視總局五九四臺，陜西西安 710000

0 引言

解決無線多徑傳播帶來的問題是本文的研究重點內容，為了滿足同一平臺上實現DAB/DRM的編碼調制實現，這里采用編碼正交頻分復用（COFDM）的傳輸方式。本文則是基于高速數字處理芯片DSP，還包括相關的DAB/DRM傳輸端系統的信道調制編碼器等等，其中的信道調制編碼器都是基于現場可編程邏輯器件FPGA構建的，這些系統都是符合DAB以及DRM標準的。

1 數字聲音廣播系統信道編碼模塊結構與功能

DAB系統包含兩個邏輯信道，分別為：主業務信道（MSC），快速信息信道（FIC），兩個信道分別對應于不同的編碼。其映射方案相同[1]。DRM系統包舍三個邏輯信道，分別為主業務信道（MSC），快速存取信道（FAC以及業務描述信遭（SDC）。三個信道分別采用不同的編碼和符號映射方案。信道編碼模塊由多路信輸分配和能量擴敝、編碼和比特交織以及比特映射等模塊構成。

1.1 能量擴散塊

在各個邏輯信道中，根據不同的保護要求來說，多路傳輸分配為DRM系統專有，然后按照相關的比特流進行劃分，但是值得注意的是，DAB系統中沒有此模塊。

頻譜擴散是通過二進制序列的隨機化處理，這樣就能夠使得能量擴散實現，從而有效對于連“0”和“1”的減少出現現象，這樣比特定時恢復功能往往就得以保證。對于原始序列進行相關的多項式表示。另外，對于初始狀態全為“1”的偽隨機比特序列（PRBS）來說，進行相關的模相加操作。這樣，能量擴散的輸出信號可以得到，另外，生成多項式可以完成復用也對于DAB以及DRM來說成為可能。

1.2 卷積編碼模塊

考慮糾錯能力和實現復雜度的基礎上，基于存儲深度為6、相應的約束長度為7和26=64狀態的卷積碼可以實現DAB和DRM系統的信道編碼。這樣來說，編碼器的信道編碼率為l/4。這種編碼率只有在極為惡劣的情況下才進行使用，而高的編碼率則是適用于要求較低的差錯保護，此時，應該進行對于基本碼(母碼)的某些編碼比特的刪除操作。對于采用刪除方法來說，8/9、7/8、…、1/2共13種不同的編碼率可以在此編碼器的編碼率中采用，從而使得不等差錯保護根據數據的不同的重要程度而進行實現。這樣的編碼方式往往稱為碼率兼容刪除型卷積碼RCPC。

1.3 符號映射模塊

在符號映射模塊中，DAB系統和DRM系統采用不同的映射模式。DAB系統中采用的是四相相對移相鍵控即 π/4-shift 4DQPSK；DRM系統由于其頻譜特性和帶寬限制，為了兼顧可傳輸的數據率和抗干擾能力，每個邏輯信道應用正交幅度（QAM）調制，對于主業務信道（MSC）主要采用64-QAM，為提供更高的抗干擾能力，也可以選擇使用16-QAM，這可由發射臺根據信道傳播條件、希望達到的音頻質量來選擇：對于快速訪問信道（FAC），采用4-QAM方案；而業務描進信道（SDC）則采用16-QAM或者4-QAM方案。

2 數字聲音廣播系統信道調制模塊結構與功能

對于目前已經廣泛應用于無線廣播與通信領域的正交頻分復用（OFDM）調制來說，其具有很好的抗多徑干擾能力[2]。同步信道符號生成器、頻率交織以及OFDM符號映射器和OFDM符號生成器組成了DAB系統的信道調制模塊。其中，對于頻率交織來說，按照一定的規則而進行相關的傳輸幀的數據傳輸操作，同時對于相應的載波上傳送分配，這樣可以對于頻率選擇性造成的突發性差錯進行一定的有效的修正工作。對于各載波調制前的情況下，DAB在主業務信道和快速信息信道里都應該進行相關的頻率交織工作。

3 數字聲音廣播編碼調制器實現方案

3.1 主要芯片選擇

對于DAB/DRM發端系統信道編碼調制器來說，其主要的運算處理功能為可刪除卷積編碼、能量擴散、以及相關的符號映射、交織、單元到載波分配和IFFT等運算處理；對于應用模塊來說，往往則需要進行快速運算處理，要求設備可靠性高、體積小、成本低，所以往往選取具有較大運算復雜度和較高實行性要求等特點的FPGA芯片和DSP芯片。

通過調研分析，選擇I公司的高端DSP芯片TMS320C6000、Altera公司的高端FPGA，還有系統信道編碼調制模塊的核心芯片則為stratix。考慮到具有超高運算速度的，32位DSP的TMS320C6000，能夠使得信道編碼調制的全部運算任務利用單片機完成。另外，由于采用先進工藝的stratix系列，其具有多選114，140個邏輯單元，10Mbits的嵌入存儲器，優化的數字信號處理（DSP）模塊和高性能I/O功能。

3.2 電路模塊結構與組成

本文設計的DAB/DEM系統信道編碼與調制模塊硬件，考慮到系統處理的實時性要求和輸入、輸出的接口。DSP外圍配置了非易失存儲器FLASH和SDRAM，以及El接口部分和直接頻率合成芯片（DDS）。FLASH用于固化程序和各種查找表，SDRAM用于存放系統正常工作時加載程序和需要的查找表，以便DSP全速運行，同時也用于存放輸入數據、DSP運行的部分中間數據以及輸出數據；E1接口部分則用于接收復用器端傳輸的待處理的數據流，整個模塊處理完后的數據通過直接頻率合成芯片輸出中期信號給發射機。

3.3 數字聲音廣播犏碼調制器功艙實現

編碼調制器上電后，FPGA接收從El線路上傳來的復用罌數據流。完成幀同步、時間交織和可刪除卷積編碼工作，井將編碼后的數據傳送拾DSP，DSP加載固化在FLASH里的程序，將編碼后數據成幀，將控制單元和信息單元分配培OFDM子載波，對完成OFDM載波映射的單元序列進行IFFT運算，并進行保護間隔數據插入，結果傳送到FPOA中；通過FPGA將基帶調制信號傳輸到直接頻率合成芯片進行中頻載波調制，最終輸出中頻信號。

4 結論

本文考慮到結合各模塊的具體設計，針對自行設計開發的DAB/DRM系統信道編碼調制設備關鍵技術進行分析。其中，TI公司的32位高速處理器以及A1tera公司的高性能FPGA作為核心部件，并考慮設計El接口和直接頻率合成芯片，上述的硬件平臺能夠滿足開發DAB/DRM系統信道編碼調制設備要求，對于今后DAB/DRM系統信道編碼器發展具有很大幫助。

[1]彭海云, 徐建敏, 王鵬, 等.DTMB標準實時LDPC編碼器設計[J].電視技術，2010，34(1).

[2]盧堯，安建平，呂品.全球數字廣播系統音頻編碼器的軟件實現[J].計算機工程與應用, 2007，43(12).