超高頻RFID閱讀器電荷泵鎖相環設計

于 洋

(天津大學 電子信息工程學院，天津 300072)

鎖相環是在模擬/數字電路設計中的一種非常重要和實用的電路結構[1]。 鎖相環[2-3]由鑒頻鑒相器、電荷泵、濾波器、壓控振蕩器以及分頻器等構成，在具體電路設計中還可能涉及到基準(PTAT)電路和一些簡單的數字電路。由于鎖相環正常工作時能通過內部電路中精準的負反饋機制提供穩定的輸出頻率作為本振信號，因此，該結構廣泛應用于數字及模擬電路設計之中。

1 電荷泵鎖相環電路設計

1.1 電荷泵鎖相環原理與整體結構

圖1所示為電荷泵鎖相環[4]的系統結構圖。

鎖相環系統的基本原理為：最初外部參考信號與分頻器輸出信號同時輸入給系統，送入鑒頻鑒相器；鑒頻鑒相器檢測ωout與ωin兩路信號的相位差和頻率差以及上升沿和下降沿，并隨時根據它們的上升、下降變化決定電荷泵的開啟和關斷狀態；電荷泵的輸出電壓Ud經過濾波器濾波， 產生輸出電壓Vctrl，Vctrl作用在壓控振蕩器上，產生輸出頻率；壓控振蕩器的作用是使輸出頻率隨輸入控制電壓的變化按照一定比例變化，分頻比為N的分頻器保證：fvco=fref×N， 其中 fvco為 VCO的輸出頻率，fref為參考頻率。鎖相環內部負反饋機制使整個系統達到鎖定狀態。

1.2 鑒頻鑒相器電路

圖2為本鎖相環設計中采用的鑒頻鑒相器電路[5]。PFD具有鑒相和鑒頻的功能。參考信號和分頻器輸出信號被送入鑒頻鑒相器，初始相位差使環路無法鎖定，經過一段時間的相位積累就能達到頻率捕獲。

針對死區問題，本設計所采用的去死區的方法是增加延時單元，延時單元應用串聯連接的反相器鏈。增加延時單元可以使up和dn信號同時為高的時間延長，保證有充分的時間對MOS管的輸入電容進行充電，從而達到去死區的作用。同時，時間的延遲要適宜，過大或者過小都會對鎖相環的系統造成影響。因此，采用了3級反相器串聯的反相器鏈作為延時單元，實現了合理的延遲時間。

1.3 電荷泵電路

電荷泵[6]實質上就是一個帶開關的電流源。鑒頻鑒相器的兩路輸出信號(up、down)通過反相器分別控制電荷泵電路中的4個MOS管，實現對電流源的控制。

針對電荷泵設計中常見的電荷分享、電流不匹配的問題，設計中給出了優化方案。

電流不匹配主要是因為溝道長度調制效應，致使漏電流ID不完全受 VGS控制，使得上、下兩路電流源對電荷泵進行充放電時無法達到完全匹配，故采用共源共柵的電流源結構來抑制溝道長度調制效應。但是采用共源共柵的電流源結構會使得電壓額度變小，故用寬擺幅電流鏡結構給電流源提供偏置電流。

電荷分享問題是在開關MOS管和電流源相接的地方出現的問題。解決方法是采用dummy電路，即不使用單獨的兩個MOS作為充放電開關管，而是再增加UP_bar和DOWN_bar兩個開關管同時控制電容的充放電，使得電流源和后級濾波器電容間總保持連通狀態，從而消除電荷分享。

實際設計中采用了dummy電路結構，但這會使圖3中左端開關管UP和DOWN_bar之間沒有與輸出電容相連，進入一種懸空的狀態，即兩管之間的電壓不可知，這是不允許的。解決方法是加入一個用二級運放做成的電壓跟隨器，使得左端電壓跟隨右端電壓變化。優化后的電荷泵電路圖如圖3所示。

1.4 環路濾波器電路

濾波器[7]采用由兩個電容和一個電阻構成的二階無源低通濾波器，如圖4所示。C1主要決定了電荷泵鎖相環系統的穩定性；R1主要決定了環路的帶寬；C2在環路上增加了一個極點，有助于壓控振蕩器更好地控制電壓中的高頻成分。通過系統設計，得出C1=58.62 pF，R1=8.2 kΩ，C2=6.51 pF。

1.5 環形壓控振蕩器

壓控振蕩器的設計是鎖相環系統設計中的核心，它從根本上決定了鎖相環系統性能的好壞。環形振蕩器的突出優點是具有較小的功耗，同時又能達到很高的振蕩頻率。環形振蕩器是由3～5級的反相單元(Delay_cell)構成的，其控制電壓通過改變電流的大小來實現對延遲時間的控制，進而改變頻率。

圖5是環形振蕩器整體電路結構，采用3級反相單元連接。環形振蕩器的總功耗為7.02 mW。

圖6所示是通過Cadence仿真得出的環形振蕩器的頻率-控制電壓曲線。該曲線在0.5 V～1.1 V的電壓范圍內顯示出比較好的線性特性，經計算得出VCO的增益Kvco=300 MHz/V。

圖4 濾波器電路

2 后仿真結果與版圖

2.1 相位裕度的仿真

在進行系統設計時，將電荷泵的電流Icp設為 60 μA，環路帶寬為1 MHz，壓縮振蕩器VCO的增益為300 MHz/V。采用Matlab進行建模仿真，可得系統的相位裕度為49.8°，如圖7所示。

2.2 建立時間的仿真

圖8所示為鎖相環建立時間通過Cadence后仿真得出的結果。從圖中可以看出，建立時間為2 μs。當輸入參考信號（REF）與分頻器的輸出信號之間相位差過大時，鑒頻鑒相器會做出相反的誤判，把參考信號超前誤認為是落后，這樣就會產生圖8中的尖峰，稱之為cycle-slip現象。該現象在鎖相環建立的過程中無法避免，但可以通過復位和去死區延時的方法削弱尖峰。

2.3 輸出信號波形仿真

圖9為鎖相環穩定時通過Cadence后仿真得出的輸出波形。鎖相環鎖定時輸出頻率為966 MHz，輸出信號電壓幅度為1.4 V，整個系統的功耗為12 mW。

本文設計了一個整數型電荷泵鎖相環，并在SMIC工藝下完成了版圖和后仿真。其輸入參考頻率（REF）采用片外獨立有源13 MHz晶振，整個鎖相環系統穩定時后仿輸出信號頻率為966 MHz，功耗為12 mW，芯片面積為 880 μm×750 μm。

[1]CHARLES C T，ALLSTOT D J.A buffered charge pump with zero charge sharing[C].Seattle：ISCAS，2008：2633-2636.

[2]SHU K，SINENCIO E S，MARTINEZ J S，et al.A 2.4-GHz monolithic fractional-N frequency synthesizer with robust phase-switching prescaler and loop capacitance multiplier[J].IEEE Journal of Solid-State Circuits，2003，38(6)：866-874.

[3]SAYFULLAH M.Jitter analysis of mixed PLL-DLL architecture in DRAM environment[C].MIXDES′09.MIXDES-16th，Lodz，2009：445-449.

[4]FERRISS M A.A 14 mW fractional-N PLL modulator with a digital phase detector and frequency switching scheme[J].IEEE Journal of Solid-State Circuits，2008，43(11)：2464-2471.

[5]KIM C，HWANG I C，KANG S M.Low-power small-area±7.28 ps jitter 1 GHz DLL-based clock generator[C].Solid-State Circuits Conference，2002，1：142-453.

[6]Zhou Yunfang.Design of low phase noise LC VCO for UHF RFID reader[C].15th Asia-Pacific Conference on APCC 2009，Shanghai，2009：414-417.

[7]YOUNG I A，GREASON J K，WONG K L.A PLL clock generator with 5 to 110 MHz of lock range for microprocessors[J].IEEE Journal of Solid-State Circuits，1992，27(11)：1599-1607.