基于鎖頻環與鎖相環相結合的載波跟蹤技術?

許志鵬，崔琛，余劍

（電子工程學院信息系，合肥230037）

基于鎖頻環與鎖相環相結合的載波跟蹤技術?

許志鵬，崔琛，余劍

（電子工程學院信息系，合肥230037）

針對鎖頻環與鎖相環各自在載波跟蹤方面的優點與不足，設計了一種基于Costas環的鎖頻環與鎖相環相結合的載波跟蹤環路。基于鎖頻環與鎖相環各自鎖定時殘余頻差與殘余相差都接近于0的原因，提出了mc、mpe兩個閾值，當閾值滿足設定的條件時，載波跟蹤環路自適應地選擇相應的工作狀態。仿真結果表明，在閾值達到設定的條件時環路能夠正確地實現工作狀態的轉換，在多普勒頻移為固定值以及階躍函數時能進行準確的跟蹤，達到了設計目的。

相干接收機；載波跟蹤；鎖頻環；鎖相環

1 引言

相干接收機中，恢復出與載波同頻同相的相干載波是接收機系統設計的關鍵技術之一。載波跟蹤環路通常采用鎖頻環（FLL）和鎖相環（PLL）來實現。鎖相環在低動態時具有較高精度和較好的抗噪性能，但是在較大多普勒頻偏條件下鎖相環必須增加環路帶寬才能對載頻進行跟蹤，而這也意味著更多噪聲的進入，必然減低跟蹤精度；而鎖頻環雖然直接跟蹤載波頻率，具有較好的動態性能，但是跟蹤的精度不如鎖相環。

目前文獻對鎖相環的設計討論較多，對鎖相環和鎖頻環的結合應用討論較少。文獻［1］雖然也采取了鎖相環與鎖頻環聯合跟蹤載波的方式，但是并沒有對環路工作狀態切換條件作深入細致的討論，且多普勒頻移為固定值以及階躍函數的情況沒有進行仿真。基于此，針對鎖相環與鎖頻環各自的優缺點，為了實現對載波的精確跟蹤，設計了一種鎖相環與鎖頻環相結合的載波跟蹤架構，并提出一種使用閾值md和mpe的判斷方法：環路工作過程中不斷檢測頻差大小，當多普勒頻移大于設定值時采用鎖頻環進行頻率跟蹤；反之鎖相環進行相位補償，實現對載波相位的精確跟蹤。

2 載波跟蹤環架構

設計的載波跟蹤環架構如圖1所示，該跟蹤環主要由積分清除器、鎖頻環、鎖相環以及狀態鑒別器組成，其中狀態鑒別器的主要功能是對I（k）、Q（k）兩路正交值進行相應的運算，以判明環路當前工作狀態和應該轉入的狀態。

設圖中x（n）、Voc（n）、Vos（ n）分別為

則

其中，ωi與ωo分別為輸入輸出頻率，φi與φo分別為輸入與輸出信號的初始相位，Ts為采樣間隔，Δω=φi -φo為輸入輸出頻差，Δφ=φi-φo為初始相差。

積分清除器實質上是一個低通濾波器［3］，設積分長度為N，則

其中，T=tk-tk-1=NTs。

同理：

3 載波環路的具體設計

3.1 鎖頻環的設計

3.1.1 鑒頻器的設計

叉積鑒頻法是目前鑒頻器中常用的鑒頻算法，叉積鑒頻器如圖2所示，由圖可知：

則利用反正切法鑒頻可得

圖2 叉積鑒頻器Fig.2 Cross-dot frequency discriminator

3.1.2 鎖頻環濾波器設計

鎖頻環環路濾波器采用二階杰夫-瑞廷濾波器，其模擬形式如圖3所示。

圖3 鎖頻環環路濾波器模擬形式Fig.3 Analog form of loop filter of PLL

式中，ωfn為鎖頻環環路濾波器帶寬。使用雙線性變

由圖可得濾波器傳遞函數

設輸入頻率為465.4 kHz，T=1 ms，ωfn=4 Hz，頻偏400 Hz，采用上述架構，鎖頻環的頻率跟蹤性能如圖4所示。

圖4 鎖頻環頻率跟蹤性能Fig.4 FLL′s performance of tracking frequency

3.2 鎖相環的設計

采用反正切法鑒相器，即：

鎖相環環路濾波器采用理想二階環［6］，如圖5所示，圖中C1、C2分別為

圖5 理想二階環框圖Fig.5 Ideal second-order loop filter′s architecture

設輸入信號頻率為465.01 kHz，T=1ms，ωpn= 40 Hz，頻偏10 Hz，采用上述架構，鎖相環的相位跟蹤與頻率跟蹤性能如圖6所示。

圖6 鎖相環頻率跟蹤性能Fig.6 PLL′s performance of tracking frequency

3.3 狀態鑒別器的設計

設計的載波跟蹤環路的基本思想是在頻偏超過設定值時采用鎖頻環對頻率進行粗鎖定，當頻偏減小到設定值以下時轉入鎖相環對進行精確鎖定。下面分兩個方面對狀態轉換條件進行討論。

（1）鎖頻環向鎖相環轉換條件

由式（10）、（11）可知，在鎖頻環工作狀態下，當Δω足夠小時，cross（k）≈0，dot（k）≈A2N2。當這兩個條件同時滿足時說明頻差已足夠小，則轉入鎖相環工作。令

作為判決條件（mc為mean dot的縮寫）。當Δω足夠小時mc≈0。考慮到噪聲影響，實際仿真中當md＜0.05時即轉入鎖相環工作。

（2）鎖相環向鎖頻環轉換條件

由式（9）和式（10）可知，當轉入鎖相環工作時，I′（k）=AN cos（Δφ），Q′（k）=AN sin（Δφ），當鎖相環穩定時，Δφ趨近于零，當頻率產生較大變化時，Δφ也產生較大變化。令

作為判決條件（mpe為mean phase error的縮寫，Δφk為k時刻鑒相器輸出）。由于剛進入鎖相環工作時初始相差可能較大，若是此時即開始判斷則很容易造成誤判斷。所以應該舍棄初始的鑒相值，待鎖相環穩定后再取Δφ的均值mpe，當mpe＞ε時（0＜ε＜1，文中取ε=0.6），載波跟蹤環路由鎖相環轉入鎖頻環工作。

4 仿真驗證

輸入信號頻率465.1 kHz，采樣率1 MHz，初始頻差100 Hz，在250ms處發生200 Hz頻率階躍，用所設計的載波跟蹤環對頻率進行跟蹤。在高信噪比（5 dB）與低信噪比（-10 dB）情況下對轉換條件的仿真結果分別如圖7與圖8所示。

圖7 高信噪比下閾值圖Fig.7 Thresholds in high SNR

圖8 低信噪比下閾值圖Fig.8 Thresholds in low SNR

由圖7（b）和圖8（b）可知，在高低信噪比下，環路在剛開始的20ms內mc迅速減小，這是由于此時鎖頻環在工作，頻差迅速減小。此時鎖頻環停止工作，鎖相環開始起作用；在250ms處頻率發生突變，鑒相值迅速增大，mpe也迅速增大，很快超過設定的ε，環路轉入鎖頻環工作；之后mc又迅速減小，環路再次進入鎖相環工作狀態。因此，由仿真可見，文中所設計的mc與mpe閾值起到了控制環路工作狀態的作用。

在高低信噪比下對載波頻率跟蹤的結果如圖9和圖10所示。

圖9 高信噪比下聯合載波跟蹤結果Fig.9 Performance of carrier-tracking of the loop in high SNR

圖10 低信噪比下聯合載波跟蹤效果Fig.10 Performance of carrier-tracking of the loop in low SNR

圖中突起部分是由于在頻率從發生階躍到再次被鎖定這一過程中輸入輸出相差累積較大，從而鑒相輸出較大，因此頻率變化率也較大。隨著環路的工作，頻率漸趨穩定。

5 結論

本文設計了一種鎖頻環與鎖相環相結合的載波跟蹤環路，基于鎖頻環與鎖相環在跟蹤載波達到穩定狀態時殘余頻差與相差接近于0的原因，提出了兩個閾值，用以判決載波跟蹤環路該以何種方式對載波進行跟蹤。與單獨使用鎖相環對載波進行跟蹤相比，該方法既快又準確。目前我們只是對多普勒頻偏為固定值和階躍值的情況進行了仿真，對于多普勒頻偏為一次斜升函數和二次斜升函數等其他情況下如何對載頻進行跟蹤的問題尚未研究，這將是我們下一步工作的重點。

［1］王蘭芳，吳長奇，高秀英.基于FLL與PLL級聯的高動態載波跟蹤技術［J］.電子測量技術，2009，34（3）：25-27. WANG Lan-fang，WUChang-qi，GAOXiu-ying.Technology of carrier tracking for high dynamic signals based on FLL and PLL cascade［J］.Electronic Measurement Technology，2009，34（3）：25-27.（in Chinese）

［2］王雪芹，鄭郁正.一種高動態載波跟蹤方案的仿真分析［J］.成都信息工程學院學報，2009，24（2）：118-121. WANG Xue-qin，ZHENGYu-zheng.Analysis of a carrier tracking scheme for high-dynamic signal［J］.Journal of Chengdu University of Information Technology，2009，24（2）：118-121.（in Chinese）

［3］Natali F D.AFC Tracking Algorithms［J］.IEEE Transactions on Communications，1984，25（8）：935-947.

［4］王蘭芳.基于FLL和PLL的載波跟蹤技術研究［D］.秦皇島：燕山大學，2009 WANG Lan-fang.The Study Of Carrier Tracking Based on FLL And PLL［D］.Qinhuangdao：Yanshan University，2009.（in Chinese）

［5］羅大成，王仕成，王明福.載波跟蹤算法綜述［J］.系統仿真學報，2008，20（22）：6023-6028. LUODa-cheng，WANG Shi-cheng，WANG Ming-fu. Overview of Carrier Tracking Algorithms［J］.Journal of System Simulation，2008，20（22）：6023-6028.（in Chinese）

［6］吳華明，蘇雁泳，劉愛軍.鎖相環與鎖頻環在數字Costas環中的應用［J］.科學技術與工程，2010，10（19）：4645-4650. WUHua-ming，SU Yan-yong，LIU Ai-jun.Application of PLL and FLL in the Digital Costas Loop［J］.Science Technology and Engineering，2010，10（19）：4645-4650.（in Chinese）

［7］羅大成，王仕成，劉志國.一種基于FQFD／FLL／PLL的混合載波跟蹤算法［J］.航天控制，2009，27（1）：10-14. LUODa-cheng，WANG Shi-cheng，LIU Zhi-guo.A Hybrid Carrier Tracking Algorithm Based on FQFD，FLL and PLL［J］.Aerospace Control，2009，27（1）：10-14.（in Chinese）

XU Zhi-peng was born in Lianshui，Jiangsu Province，in 1985.He received the B.S.degree in 2007.He is now a graduate student.His research interests include AGC and AFC.

Email：279671691＠qq.com

崔琛（1962—），男，安徽合肥人，教授，主要研究方向為通信系統仿真。

CUIChen was born in Hefei，AnhuiProvince，in 1962.He is now a professor.His research concerns communication system simulation.

Carrier Tracking Based on Combination of FLL and PLL

XU Zhi-peng，CUIChen，YU Jian
（Department of Information，Electronic Engineering Institute，Hefei230037，China）

A carrier-tracking loop is designed on the base of respective advantages and disadvantages of FLL and PLL on carrier-tracking.Two thresholds（mcand mpe）are proposed according to the reason thatwhen FLL and PLL catch the frequency，the restof frequency error and phase error are approximately equal to zero.When the two thresholds satisfy the given conditions，the loop will choose work state automatically.Simulation shows thatwhen the two thresholds satisfy the given conditions，the loop can switch work state correctly，and carrier can all be tracked whenever the Doppler frequency is a constant value or a step equation of time，and the aim of design is realized.

coherent receiver；carrier tracking；FLL；PLL

TN973.3

A

10.3969／j.issn.1001-893x.2012.04.027

許志鵬（1985—），男，江蘇漣水人，2007年獲學士學位，現為碩士研究生，主要研究方向為自動增益控制與自動頻率控制；

1001-893X（2012）04-0558-04

2011-12-21；

2012-02-29