小尺寸電源解決方案

摘要：電源設計在便攜及消費應用中變得越來越重要，嵌入式系統的普及離不開高效可靠電源解決方案，本文以實際應用設計為基礎，介紹了利用多通道穩壓器設計的小巧可靠電源解決方案。

關鍵詞：穩壓器；嵌入式系統；解決方案；ADI

DOI: 10.3969/j.issn.1005-5517.2012.11.002

電源管理在臺式計算機和電池供電嵌入式系統中極為常見，但在采用可靠主電源的嵌入式系統中，它通常又被忽略。然而，最終用戶和系統設計人員已逐步意識到不受控制電源帶來的成本和其它方面的弊端。

幸運的是，電源管理可以相對簡單地集成到主電源供電的嵌入式系統中，而且從系統開發的角度而言，高效設計還可以減少散熱問題，從而帶來其他方面的益處。

首先，我們要了解處理器和電路板架構的要求。基于微處理器和FPGA的現代系統需要越來越多的電壓軌，為系統中使用的內核、接口、存儲器和精密模擬器件供電。

通常，當前基于微處理器的系統使用分立開關穩壓器和低壓差穩壓器(LDO)來提供電源；但是，隨著電路板面積縮小，這也使得設計任務變得復雜。將多個開關穩壓器和LDO集成于單個封裝中，可以實現小巧、靈活、高效的電源管理解決方案。

將多個器件集成到一個封裝中可以帶來四大關鍵優勢：尺寸減小、更出色的易用性、更高的可靠性、更低的噪聲。

物理尺寸至關重要

解決方案的尺寸對于空間非常寶貴的便攜式設計和嵌入式應用至關重要，另外它對主電源供電的解決方案也同等重要。精簡電源可以減少所需元件的尺寸和數量，從而降低制造成本。此外還可以減少對環境的影響，并降低運輸成本。

借助將多個開關降壓穩壓器、LDO、電源監控器和看門狗功能集成到單芯片解決方案的最新創新技術，設計人員可以大幅縮小多軌電源解決方案的PCB面積。ADI公司的ADP5034就是一個很好的例子：它是一款集成兩個300mA LDO的雙通道1.2A降壓穩壓器，采用24引腳LFCSP封裝（見圖1）。

集成度越高，就允許使用數量更少、體積更小的外部元件。集成開關穩壓器在3MHz頻率下工作，允許使用非常小的片式電感，當兩個開關穩壓器均使能并運行在PWM模式下時，它們配置為反相運行方式。這樣可以減小所需輸入電容的尺寸和成本。

將基于單芯片多路輸出穩壓器的電源解決方案布局與圖2中的分立方法比較，結果表明，分立解決方案需要在97 mm²的電路板空間上放置22個元件，而集成解決方案只需在72 mm²面積內放置19個元件。

集成解決方案

隨著設計周期的不斷壓縮，器件制造商要求電源解決方案不僅易于設計，而且還能在今后使用中可以易于修改。這使設計團隊無需具備相關復雜深奧的電源知識和豐富經驗，即可完成設計。設計團隊能夠加快開發過程，滿足更加緊湊的產品發布日程。

具有專用使能引腳的集成穩壓器讓電源設計人員能夠使能或禁用硬件中的每個穩壓器，而不需要軟件參與，同時能夠輕松控制供電軌的時序。能夠使用外部電阻分壓器來設置各個穩壓器輸出是另一項創新，讓設計人員能夠在原型開發期間更改輸出電壓。因此，可以更加輕松地實施需要不同輸出電壓組合的新設計。

多通道穩壓器（如圖2所示的微型PMU）內置針對各種I/O電壓和輸出電容的補償功能，此外還集成軟啟動和保護電路。所有這些特性都可以縮短設計和故障排除時間。

器件制造商正著手簡化電路板布局和器件貼放，引腳排列都考慮到讓無源組件盡可能靠近各穩壓器放置。即便工程師對電源電路設計不甚熟悉或完全不了解，也不必再害怕使用復

圖2 多通道穩壓器體積更小，而且更加易于使用

雜的多路輸出穩壓器，屆時只需遵循制造商的電路板布局和元件選型指南即可。

系統可靠性更高

與分立解決方案相比，使用多通道穩壓器設計改進了出現早期故障時的可靠性，因為在PCB上需要放置和檢查的元件較少。產品生命周期后期可能出現故障的器件和電路連接也比較少。此外，通過將電源監控器、看門狗定時器和多個穩壓器集成到單芯片解決方案中，還改進了系統級可靠性和壽命。

有些多路輸出穩壓器通過集成用于監控I/O電壓軌的高精度上電復位電路，進一步增強了可靠性。在基于微處理器的典型系統中，上電復位電路用來確保內核電壓軌處于正確的電平，然后才會讓處理器離開復位狀態。監控這些供電軌有助于確保最終產品更加可靠。

隨著新型微處理器和FPGA的內核電壓軌越來越低，高精度上電復位電路變得更加重要。例如，ADP5041提供外部電阻可編程的上電復位，整個溫度范圍內的精度為±1.5%，從而能夠精準地監控最新一代微處理器、ASIC和FPGA的低壓內核供電軌。這款器件還集成看門狗定時器，可以監控微處理器代碼執行活動，保證處理器安全可靠地工作。

為提高電表等遠程系統的可靠性和正常工作時間，該穩壓器集成了另一個看門狗電路。如果系統不能正常工作或正確響應，這樣可以讓遠程系統能夠自動“周期供電”。

低噪聲解決方案

電磁噪聲仍然在困擾著基于微處理器的嵌入式系統的設計人員，并且隨著設計變得日益復雜，這一問題還在惡化。電源通常是這類不良噪聲的來源。

通過小心地排列器件引腳，可以減小電磁噪聲的影響。讓外部無源元件盡可能靠近各穩壓器，可以最大程度地減小電路板寄生效應和噪聲。

另一個電源噪聲源是在突發模式下的穩壓器。強制PWM開關穩壓器工作在恒定PWM模式下可以消除這一問題。多通道穩壓器上提供專用 MODE引腳，因此允許通過微處理器I/O端口進行控制，當受電電路對寬帶噪聲敏感時，這一特性非常有用。

為了進一步減少噪聲，新的集成功率器件通過在集成LDO上提供低輸入電壓范圍進行了優化。這使它們能夠將其中一個降壓穩壓器與LDO相結合，從而提供高效率的低噪聲輸出。例如，集成到ADI公司μPMU中的LDO采用1.7V至5.5V的輸入范圍。降壓穩壓器可以用作前置穩壓器，實現5V輸入到1.8V輸出的高效率壓降，然后將此1.8V電壓施加于LDO的輸入端，以提供低噪聲的1.2V輸出，從而為敏感的模擬電路供電。

集成LDO具有高電源抑制比（即便Vin-Vout裕量較低）和低固有噪聲。此外，穩壓器之間的串擾也被降至最小。為噪聲敏感型電路供電時，所有這些特性都很重要。

同時，ADP5034采用了相移技術；集成降壓穩壓器180°反相工作，從而減少了對輸入濾波的需求，并允許使用更小的輸入電容。