多相濾波數字信道化的FPGA 實現

侯 聰

(中國西南電子技術研究所, 成都610036)

1 引 言

理想的電子戰(zhàn)接收機應具備寬輸入帶寬、高靈敏度和分辨率、大動態(tài)范圍以及多信號并行處理能力。通信領域軟件無線電的成功應用[1],結合高性能的數字信號處理器件,提供了一種適應現代電子戰(zhàn)需求的寬帶數字信道化接收機模式。

多相濾波數字信道化技術[1-3]能滿足數字信號處理中全頻段、全概率覆蓋、多信道并行接收的需求,并且多相濾波先抽取再濾波的結構,使得運算量和運算速率大大降低,便于硬件實現。

本文基于多相濾波結構,結合信道化接收機均勻DFT 濾波結構,采用50%信道重疊的方法,實現了全頻段、全概率覆蓋、全子信道并行接收的數字信道化功能。基于Xilinx Virtex4sx35 系列FPGA 實現的方法有較好的實用行,并且其思路在類似的設計中有較強的通用性。

2 多相濾波數字信道化結構

2.1 基于多相濾波結構的數字信道化

多相濾波結構是從抽取濾波轉換而來,其根本原理是將傳統抽取濾波先濾波、再抽取的處理過程,通過數學推導,等效變換為先抽取再濾波的過程,大大降低了計算量。

設FIR 濾波器轉移函數為

式中,N 為濾波器長度。如果將沖激響應h(n)按以下列排列方式分成D 組,設N 為D 的整數倍,即N/D =Q,Q 為整數,對轉移函數做分解組合:

圖1 多相濾波結構Fig.1 Structure of polyphase filter

根據多相濾波結構和其推導方法,可以進一步延伸,將傳統數字下變頻先混頻、再濾波、后抽取的結構,等效為先抽取、再濾波、后混頻的多相下變頻結構。

數字信道化的實現,可以等效視作對目標帶寬進行若干個不同混頻頻率的數字下變頻后,得到若個子信道的結果。如果設計所有子信道帶寬相同,則每個子信道完成數字下變頻時,可以使用相同的低通濾波器,僅僅混頻序列的系數不同。因此,得到數字信道化的等效結構如圖2 所示。

圖2 基于多相濾波的數字信道化等效結構Fig.2 Equivalent structure of digital channel based on polyphase filter

圖2 中,各分相下變頻器的混頻系數存在一定的數學關系,通過數學推導,可以將K 路分相下變頻器等效為一個K 點的IFFT,得到數字信道化最終的等效高效結構。該結構實現了對輸入信號同時進行D 路數字下變頻,每路下變頻的濾波帶寬相同,抽取倍數均為D,混頻頻率為n ×f/D(其中n =0,1, …,D-1,f 為輸入信號采樣率)。

2.2 50%重疊的子信道劃分

由于算法推算的條件限制和濾波器矩形系數的限制,多相濾波結構的數字信道化后,相鄰子信道之間存在間隙,導致全頻段接收時存在一定盲區(qū)的問題。為了解決接收盲區(qū)的問題,可以采用50%重疊的信道劃分方式,在原來信道劃分方式中兩相鄰子信道的通帶間隙處,再增加一組子信道,增加的子信道中心頻率在原兩相鄰子信道中心頻率的二分之一處,并且新增子信道的低通濾波器也與原劃分方式中的低通濾波器相同。這樣劃分后的相鄰子信道濾波器通帶部分相互覆蓋,實現了信道化后的子信道通帶覆蓋整個處理帶寬。

50%重疊的子信道劃分實際可看作兩組數字信道化的結果,區(qū)別在于兩組信道化的混頻頻率相差二分之一子信道帶寬。實現時,可以采用預處理加多相濾波的方式完成數字信道化。這樣僅僅需要調整預處理部分的混頻頻率,就可以使用相同的多相濾波結構完成兩組數字信道化。

3 多相濾波數字信道化的FPGA 實現

3.1 信道化主要指標和FPGA 實現流程

本文采用XILINX 公司的Virtex4sx35 系列FPGA實現了上述多相濾波數字信道化,使用的主要開發(fā)工具為ISE 和Chip Scope。

本設計實現的是短波寬帶數字信道化在一片FPGA 內完成, 主要指標有:輸入數據采樣率16.384 MHz,輸入帶寬4 MHz,抽取倍數128、256、512可選(本設計中多相濾波的分支濾波階數為20,在512 倍抽取下,其原型濾波器階數為10 240,并行輸出子信道數量為1 024),相鄰子信道抑止大于等于80 dBm。

根據前文的分析和思路, 數字信道化在FPGA中實現的流程如圖3 所示。FPGA 內完成數字信道化的主要功能,分為兩路并行實現,多相濾波結果經過FFT 后,最終得到數字信道化結果,并且信道化后各子信道結果以串行方式輸出,兩路信道化后的子信道達到50%重疊的效果。通過外部的設置,可以改變預處理的混頻頻率、多相濾波的抽取倍數、多相濾波的原型濾波器系數、FFT 運算點數等參數。

圖3 數字信道化在FPGA 中實現的流程圖Fig.3 The flowchart of digital channel in FPGA

3.2 預處理的實現

本設計中預處理采用傳統下變頻方式完成,實現混頻、濾波、2 倍抽取功能。實現結構如圖4 所示,其中DDS 模塊和低通濾波器都采用Core Generator 生成的IP 核實現。

圖4 預處理實現結構Fig.4 Structure of pretreatment

3.3 多相濾波結構的實現

多相濾波結構的實現是FPGA 內實現數字信道化的核心。本設計根據多相濾波算法的特點,結合FPGA 流水線工作方式和FPGA 設計中時間面積互換的原則,采用分時復用的方式實現多相濾波,即構造多相濾波中一個分支的濾波器結構,利用多相濾波中抽取的特點,對該濾波器結構進行分時復用,僅用一個分支的濾波器結構實現所有分支的濾波運算,進而實現整個多相濾波結構。整個多相濾波結構主要分為濾波器結構的搭建以及數據緩存管理兩部分,其結構如圖5 所示。

圖5 多相濾波結構的FPGA 實現Fig.5 Imp lementation of polyphase filter structure in FPGA

濾波器結構的搭建主要使用Virtex4 系列FPGA內的硬件資源DSP48,利用DSP48 可以輕松實現P=A×B +C 的功能,因此將若干DSP48 級連即可實現濾波器運算結構。

數據緩存主要使用FPGA 內的硬件資源Block RAM 實現。其設計目的在于,在分時復用的過程中管理每個DSP48 的輸入輸出數據,在多相濾波實現結構中,每個DSP48 需要3 個數據緩存區(qū),一個對應濾波器系數,一個對應運算中間數據輸入,一個對應運算中間數據輸出。由于濾波器通過DSP48 級連實現,因此上一級DSP48 的數據輸出緩存和下一級的數據輸入緩存可以共用;再根據多相濾波算法和分時復用的設計思路,在每個緩存區(qū)內,地址編號就代表了多相濾波結構中的分支編號。

如果需要實現的多相濾波結構分支濾波器階數為20,最大抽取倍數512,則通過上述方法實現一個多相濾波結構,需要的硬件資源大致有:DSP48 共20個,Block RAM(32×512)共40 個。

3.4 硬件資源統計

根據前面的設計分析,實現完整的全覆蓋數字信道化需要兩套預處理+多相濾波數字信道化。將數字信道化實現中的各模塊資源消耗和模塊數量統計,如表1 所示,可見,在一塊Virtex4sx35 系列FPGA中能夠實現上述數字信道化設計。

表1 FPGA 內資源消耗Table 1 Resources consump tion in FPGA

4 系統的調試

在FPGA 中實現數字信道化,不僅需要上述結構作為基礎,還需要對整個系統進行調整,最主要的就是各模塊、單元之間的時序調整,使得整個結構能夠以流水線的方式工作起來,實現數字信道化的功能。系統的調試主要分為兩大部分:分時復用多相濾波結構流水線的實現和FFT 模塊及其輸入輸出的時序調試。調試主要分為兩大步:代碼編寫時的功能仿真(采用Active HDL 軟件)和后期板上運行調試(采用chip Scope 軟件)。

圖6 所示是功能仿真調試分時復用的多相濾波結構,根據輸入ad-dat-in 設置的值,考察濾波器系數的輸出fir1 ～fir7 和濾波器的輸出fir-out1 ～firout7,將其與理論值對比,作為調整設計的依據。

圖6 多相濾波結構功能仿真調試Fig.6 Simu lation and debugging of polyphase filter structure

圖7 所示是功能仿真多相濾波信道化的效果。輸入一個單頻信號,計算其所在子信道,考察該子信道及其相鄰子信道的輸出。由圖可見,處于通帶的子信道輸出為一個抽取后的正弦波,與阻帶子信道的輸出相比,輸出幅度小很多,達到了濾波的效果。

圖7 數字信道化功能仿真調試Fig.1 Simulation and debugging of digital channel

5 結果驗證

在信號處理板上驗證數字信道化功能,主要方法為:使用信號源輸入某頻率單頻信號,根據當前信道化的相關參數,推算該信號出現的子信道編號,將該子信道及相鄰兩子信道的信道化結果存儲后,在Matlab 中計算其頻譜,對比該頻率在不同子信道中的信號強度,以驗證數字信道化功能。經過實際測試,采用上述方法實現的數字信道化能夠達到3.1節(jié)中的各項指標。

6 結束語

本文基于多相濾波結構,重點研究了基于Virtex4-SX35 芯片實現的數字信道化FPGA 設計方案,該方案實現了覆蓋接收帶寬全頻段的、并行實時的數字信道化處理。仿真和實際電路測試均驗證了數字信道化的功能,指標達到了要求。通過本文的研究得到以下結論:

(1)設計本身濾波性能好,實時性強,可并行輸出所有子信道,抽取倍數高且可調,原型濾波器階數高,實現資源消耗小,可以在一片Virtex4-SX35 中完成;

(2)方案實用性較強,雖然完成的是短波寬帶數字信道化,但其設計思路通用性較強, 可應用于通信、電子偵察等領域的多通道數字信道化接收機的實現。

[1] 楊小牛, 樓才義,徐建良.軟件無線電原理與應用[M] .北京:電子工業(yè)出版社,2001:21-87.

YANG Xiao-niu, LOU Cai-yi, XU Jian-liang.Software radio principle and application[M] .Beijing:Publishing House of Electronic Industry,2001:21-56.(in Chinese)

[2] 胡廣書.數字信號處理(理論、算法與實現)[M] .北京:清華大學出版社,2004:179-191.

HU Guang-shu.Digital signal processing(theory, algorithm and realization)[ M] .Beijing:Tsinghua University Press,2004:179-191.(in Chinese)

[3] 宗孔德.多抽樣率信號處理[M] .北京:清華大學出版社,1996:150-164.

ZONG Kong-de.Multirate signal processing[M] .Beijing:Tsinghua University Press, 1996:150-164.(in Chinese)