整平劑及電流密度對電子封裝用銅微凸點電鍍的影響

李超，孫江燕，韓贏，曹海勇，孫紅旗，李明, *

（1.上海交通大學材料科學與工程學院，上海 200240；2.上海新陽半導體材料股份有限公司，上海 201616）

1 前言

倒扣型封裝是通過芯片與基板間的凸點(Bump)鍵合取代傳統引線鍵合的一種封裝技術，該技術具有縮小芯片封裝尺寸、提高運行頻率、減少寄生效應以及提高封裝密度等優勢。成本高是倒扣型封裝的主要不足，所用基板材料成本為引線鍵合的2 ～ 3倍，但與引線鍵合中所用金線相比，在金價飆升的背景下，2種技術的成本差距在縮小。另外，過去單位尺寸內節點高于1 000時，2種封裝技術成本才有差異，而如今單位尺寸內節點數高于 200時，倒扣型封裝的成本優勢就已十分明顯。因此，許多電子器件開始選用倒扣型封裝技術。

倒扣型封裝在性能方面尚需改進之處主要有：改善封裝部位的電熱性能，抑制因電流密度過高在金屬部位發生的電遷移，減少芯片和基板熱膨脹系數不匹配導致的可靠性問題，滿足未來封裝尺寸減小、節點越來越密集的需要[1-12]。

銅微凸點的制備方法很多，而電鍍最可行且最具成本優勢。電鍍除成本低廉外，還有設備投資少、操作簡單等優點，一旦工藝成熟便可實現大規模生產?？紤]到實際工業生產中成本和工藝的繁簡問題，電鍍制備銅微凸點最好可一次成型，而不需通過表面研磨或腐蝕等二次處理來滿足尺寸精度的要求。因此，開發可直接獲得表面平滑、尺寸大小均勻的銅微凸點電鍍技術，是目前該項技術能否實現產業化的關鍵，備受業界關注。

本文研究了不同電流密度下 2種有機整平劑對銅微凸點電鍍的影響，探討了添加劑的作用機制，并通過優化 2種整平劑間的配比和電流密度，制得表面平整、尺寸均一以及無需二次加工即可滿足工業要求的銅微凸點。

2 實驗

2. 1 銅微凸點的制備

銅微凸點電鍍基材為已圖形化處理的芯片(2 cm ×2 cm)，見圖1。待鍍孔徑與深度為60 μm，為考察凸點密度的影響，在同一芯片上設計了 4種孔間距不同的圖形，孔中心距分別為180、240、300和360 μm。

圖1 所用芯片示意圖Figure 1 Schematic diagram of the applied chip

采用硫酸銅酸性鍍液，鍍液組成和工藝為：CuSO475 g/L，H2SO4100 g/L，Cl-50 mg/L，整平劑H和W 0 ～ 10 mg/L，(25 ± 2) °C，60 r/min，1 ～ 8 A/dm2，35 min。鍍液體積為15 L，電鍍前先對鍍液排氣處理1 min，具體電鍍、芯片光刻的工藝流程見圖2、圖3。其中，濺射銅種子層厚度為800 ～ 1 000 ?。

圖2 電鍍銅微凸點工藝流程Figure 2 Process flow for copper micro-bump plating

圖3 芯片光刻工藝流程Figure 3 Process flow for lithography of chips

2. 2 性能測試

2. 2. 1 銅微凸點形貌

先用 MPC-300光學顯微鏡(上海泰康)初步觀察銅微凸點的表面形貌，用 DektakXT表面形貌輪廓儀(布魯克公司)精確測量銅微凸點的高度全貌，再用NanoSEM 230掃描電鏡(NOVA公司)觀察凸點表面，以研究整平劑H和W在不同電流密度下對平整度的影響和變化規律。

2. 2. 2 極化曲線測定

采用CHI 660C電化學工作站(上海辰華儀器有限公司)測定不同鍍液的電化學伏安曲線，電解槽為三電極二回路體系，工作電極(直徑 1.0 cm)和對電極均為鉑電極，參比電極為飽和甘汞電極(SCE)。線性掃描的測試電壓區間為0.1 ～ -0.4 V，掃描速率為5 mV/s，電流靈敏度初始為1 × 10-6A/V。

2. 2. 3 平整度分析

為定量分析整平劑作用，定義表面形貌參數h、h1和h2，具體見圖4。其中，h為銅微凸點高度，h1和h2為高低不平邊緣的高度上限和下限，平整度統一用(h1+h2)/2表示，用表面形貌輪廓儀測得各參數便可算得平整度。一般平整度越小，表明試樣表面越平整。

圖4 表征銅微凸點平整度的參數Figure 4 Parameters for characterization of smoothness of copper micro-bump

3 結果與討論

3. 1 整平劑的影響

為獲得宏觀表面平整均勻且微觀表面細膩光滑的微凸點，采用了宏觀整平劑H和微觀整平劑W 2種整平劑。

3. 1. 1 宏觀整平劑H的影響

保持微觀整平劑W為5 mg/L不變，在6 A/dm2下，研究宏觀整平劑H質量濃度的變化對銅微凸點表面形貌的影響，結果見圖5、圖6。從圖5可知，隨H質量濃度的升高，銅微凸點表面平整度有明顯變化，銅微凸點中部和邊緣之間的高度差異縮小。從圖 6可知，當H的質量濃度為3 mg/L時，銅微凸點的平整度明顯改善。高于3 mg/L時，繼續增大H的質量濃度，平整度基本不變。總之，H的質量濃度過低時，銅微凸點表面呈明顯凹狀；增大H的質量濃度，銅微凸點的表面變得越來越平整。

圖5 整平劑H的質量濃度不同時，銅微凸點的表面形貌(× 1 000)Figure 5 Surface morphologies of copper micro-bumps obtained at different mass concentrations of leveling agent H

圖6 整平劑H濃度對銅微凸點平整度的影響Figure 6 Effect of mass concentration of leveling agent H on surface smoothness of copper micro-bump

3. 1. 2 微觀整平劑W的影響

保持宏觀整平劑H的質量濃度為5 mg/L不變，在6 A/dm2下，研究微觀整平劑W質量濃度的變化對銅微凸點表面形貌的影響，結果見圖7。

圖7 整平劑W的質量濃度不同時，銅微凸點的表面形貌Figure 7 Surface morphologies of copper micro-bumps obtained at different mass concentrations of leveling agent W

從圖7可知，微觀整平劑W的質量濃度較低時，電鍍生長出的晶粒比較粗大，宏觀上表現為如圖7a中粗糙的銅微凸點表面。整平劑W的質量濃度為5 mg/L時，鍍層微觀形貌明顯改善，得到表面結晶細膩的銅微凸點。

3. 2 電流密度的影響

保持宏觀整平劑H、微觀整平劑W的質量濃度分別為5 mg/L、4 mg/L不變，研究電流密度變化對銅微凸點表面形貌的影響。

觀察不同電流密度下所得樣品的表面形貌可知，小電流密度下電鍍得到的銅微凸點表面較平整；隨著電流密度升高，銅微凸點表面開始出現凹凸不平，且具有明顯的對稱性。圖 8選取了表面形貌差別較明顯的銅微凸點進行比較，圖中凸點中心節距均為200 μm。

圖8 不同電流密度下銅微凸點的表面形貌Figure 8 Surface morphologies of copper micro-bumps obtained at different current densities

電流密度對銅微凸點有兩方面的作用。一方面，電流密度升高會提高銅的沉積速率，有利于提高生產效率；另一方面，電流密度過高會超出添加劑的作用范圍，影響電力線的分布，從而對銅微凸點的表面形貌造成不利影響，具體見圖9。

圖9 電流密度對銅微凸點的影響Figure 9 Effect of current density on copper micro-bump

從圖9a可知，電流密度升高加速了銅微凸點的生長。通常解釋為低電流密度下，鍍液中大量銅離子擴散到界面處，可滿足電鍍所需的離子量。在低電流密度范圍內，提高電流密度，表面離子的反應效率升高，銅微凸點的生長速率隨之加快。從圖9b可知，電流密度低于6 A/dm2時，銅微凸點的平整度無明顯變化，表面保持平整；高于6 A/dm2時，銅微凸點的平整生長被破壞，表面又變得凹凸不平，這顯然與整平劑的作用范圍有明顯關系。

3. 3 整平劑的影響機制

分析影響機制前，如圖10定義已圖形化干膜上鍍孔的電力線分布。通過分析電鍍時的電力線分布來討論實驗結果。

圖10 鍍液中無添加劑時鍍孔的電力線分布及銅凸點形貌Figure 10 Distribution of electronic lines in via plating and surface morphology of copper bump when the bath is leveling agent-free

從圖10可知，未添加任何整平劑時，電力線容易聚集在鍍孔邊緣，導致銅沉積分布不均而形成凹狀，從而影響工業應用的前景。

為研究整平劑H和W的整平作用，保持整平劑H或W的質量濃度為5 mg/L不變，研究含不同質量濃度整平劑 W 或 H的鍍液的陰極極化行為，結果見圖11。圖11a、圖11b中整平劑W、H的質量濃度為5 mg/L。

圖11 整平劑H和W對銅電沉積陰極極化行為的影響Figure 11 Effects of leveling agents H and W on cathodic polarization of copper electrodeposition

從圖11可知，鍍液中整平劑H或W的質量濃度變化時，銅的析出電位保持0.07 V不變。從圖11a可知，0.00 ～ -0.10 V范圍內出現電流密度相對穩定的平臺，隨整平劑H質量濃度的增大，平臺處對應的電流密度有所提高。由此可見，整平劑H對銅的析出有一定的促進作用。

從圖11b可知，整平劑W的質量濃度增大時，上述平臺處對應的電流密度明顯下降，且平臺范圍變寬，說明整平劑W對銅的析出有較強的抑制作用。根據電鍍原理，這將增強陰極極化度，有利于獲得晶粒細小、微觀平滑的鍍層。圖7也充分證明了這一點。

綜上所述可知，整平劑H對銅微凸點表面具有宏觀整平作用，整平劑W具有微觀整平作用。如圖12a所示，整平劑H易沉積在電力線稀疏分散的區域，可加快中間區域的電鍍速率，彌補鍍孔中央和邊緣之間生長速率的差異[16-18]。因整平劑H可降低電鍍的電化學反應激活能，加快銅的形核速率，其質量濃度越高，銅微凸點表面越平整。如圖12b所示，微觀整平劑W黏度高[19-23]，很容易沉積在表面刺狀的微觀凸起處，起到圖7所示的微觀整平效果?？傊?，整平劑H和W相互配合，共同作用使電鍍直接得到表面平整的銅微凸點(見圖13)。

圖12 整平劑H和W的作用機制示意圖Figure 12 Schematic diagram for action mechanism of leveling agents H and W

圖13 有整平劑時鍍孔的電力線分布及銅凸點形貌Figure 13 Distribution of electronic lines in via plating and surface morphology of copper bump in the present of leveling agent

另外，添加劑通過表面吸附來影響電沉積，而這種吸附能力和作用與電位和電流的大小直接相關。電流密度過大將會超出整平劑的作用范圍，出現圖10所示的現象，即整平劑失效，電鍍所得銅凸點重新變為中間薄兩邊厚的凹狀。

4 結論

(1) 電力線易聚集在鍍孔壁邊緣，宏觀整平劑 H對銅的沉積具有催化作用，其可吸附于電力線分布相對稀疏的區域，從而縮小了鍍孔中部和邊緣生長速率之間的差距。

(2) 增大微觀整平劑W的質量濃度，可使銅微凸點的微觀表面細膩平滑，主要是因為W可吸附在微小毛刺的尖端，促進微觀低洼部位銅的沉積。

(3) 一定范圍內提高電流密度可加快銅微凸點生長；繼續增大電流密度，H的整平作用減弱甚至失效，銅微凸點表面又會變得凹凸不平。

(4) 添加劑H和W的質量濃度均為5 mg/L、電流密度為6 A/dm2時，可直接電鍍得到表面平整、符合工業要求的銅微凸點。

5 致謝

本研究的很多制備與測試工作得到了上海交通大學國家金屬基復合材料重點實驗室和薄膜、薄膜與微細技術教育部重點實驗室以及分析測試中心的大力支持，在此表示衷心的感謝。

[1] CHEN K M, LIN T S. Copper pillar bump design optimization for lead free flip-chip packaging [J]. Journal of Materials Science： Materials in Electronics, 2010, 21 (3)： 278-284.

[2] DIXIT P, TAN C W, XU L H, et al. Fabrication and characterization of fine pitch on-chip copper interconnects for advanced wafer level packaging by a high aspect ratio through AZ9260 resist electroplating [J]. Journal of Micromechanics and Microengineering, 2007, 17 (5)： 1078-1086.

[3] EBERSBERGER B, LEE C. Cu pillar bumps as a lead-free drop-in replacement for solder-bumped, flip-chip interconnects [C] // Proceedings of 58th Electronic Components and Technology Conference, 2008： 59-66.

[4] HSU H J, HUANG J T, CHAO P S, et al. Surface modification on plating-based Cu/Sn/0.7Cu lead-free copper pillars by using polishing [J].Microelectronic Engineering, 2008, 85 (7)： 1590-1596.

[5] HUANG M, YEOW O G, POO C Y, et al. A study on copper pillar interconnect in flip-chip-on-module packaging [C] // Proceedings of 9th Electronics Packaging Technology Conference, 2007： 325-330.

[6] HUANG M, YEOW O G, POO C Y, et al. Intermetallic formation of copper pillar with Sn-Ag-Cu for flip-chip-on-module packaging [J]. IEEE Transactions on Components and Packaging Technologies, 2008, 31 (4)：767-775.

[7] KEIGLER A, WU B, ZHANG J, et al. Pattern effects on electroplated copper pillars [C] // IWLPC (Wafer-Level Packaging) Conference Proceedings, 2006： 1-21.

[8] LEE S, GUO Y X, ONG C K. Electromigration effect on Cu-pillar (Sn)bumps [C] // Proceedings of 7th Electronic Packaging Technology Conference, 2005： 7-9.

[9] PANG J H L, WONG S C K, NEO S K, et al. Thermal cycling fatigue analysis of copper pillar-to-solder joint reliability [C] // Proceedings of 2nd Electronics System-Integration Technology Conference, 2008： 743-748.

[10] SA Y K, YOO S, SHIN Y S, et al. Joint properties of solder capped copper pillars for 3D packaging [C] // Proceedings of 60th Electronic Components and Technology Conference, 2010： 2019-2024.

[11] TUMMALA R R, MARKONDEYA RAJ P, AGGARWAL A, et al.Copper interconnections for high performance and fine pitch flip chip digital applications and ultra-miniaturized RF module applications [C] //Proceedings of 56th Electronic Components and Technology Conference,2006： 102-111.

[12] WANG T, TUNG F, FOO L, et al. Studies on a novel flip-chip interconnect structure. Pillar bump [C] // Proceedings of 51st Electronic Components and Technology Conference, 2001： 945-949.

[13] 劉忠安. 光刻工藝參數的優化方法[J]. 半導體光電, 2001, 22 (1)： 52-53,61.

[14] 鄧濤, 李平, 鄧光華. 光刻工藝中缺陷來源的分析[J]. 半導體光電,2005, 26 (3)： 229-231.

[15] 來五星, 軒建平, 史鐵林, 等. 微制造光刻工藝中光刻膠性能的比較[J].半導體技術, 2004, 29 (11)： 22-25.

[16] MOFFAT T P, WHEELER D, JOSELL D. Electrodeposition of copper in the SPS-PEG-Cl additive system—I. Kinetic measurements： Influence of SPS [J]. Journal of the Electrochemical Society, 2004, 151 (4)：C262-C271.

[17] DOW W P, HUANG H S, LIN Z. Interactions between brightener and chloride ions on copper electroplating for laser-drilled via-hole filling [J].Electrochemical and Solid-State Letters, 2003, 6 (9)： C134-C136.

[18] CAO Y, TAEPHAISITPHONGSE P, CHALUPA R, et al. Three-additive model of superfilling of copper [J]. Journal of the Electrochemical Society,2001, 148 (7)： C466-C472.

[19] TAN M, HARB J N. Additive behavior during copper electrodeposition in solutions containing Cl-, PEG, and SPS [J]. Journal of the Electrochemical Society, 2003, 150 (6)： C420-C425.

[20] HEALY J P, PLETCHER D, GOODENOUGH M. The chemistry of the additives in an acid copper electroplating bath： Part I. Polyethylene glycol and chloride ion [J]. Journal of Electroanalytical Chemistry, 1992, 338 (1/2)：155-165.

[21] ANDRICACOS P C, UZOH C, DUKOVIC J O, et al. Damascene copper electroplating for chip interconnections [J]. IBM Journal of Research and Development, 1998, 42 (5)： 567-574.

[22] OSBORN T, GALIBA N, KOHL P A. Electroless copper deposition with PEG suppression for all-copper flip-chip connections [J]. Journal of the Electrochemical Society, 2009, 156 (7)： D226-D230.

[23] FRANK A, BARD A J. The decomposition of the sulfonate additive sulfopropyl sulfonate in acid copper electroplating chemistries [J]. Journal of the Electrochemical Society, 2003, 150 (4)： C244-C250.