基于FPGA的通用接口總線(GPIB)控制器的IP核設計①

摘 要:本文采用基于模塊化思想對GPIB控制器IP核進行設計，采用VHDL語言編程實現。在EDA平臺下進行功能分析并采用ALTERA公司ACEX1K系列芯片實現。結果證明采用此方法設計GPIB控制器能提高設計效率和正確性，降低成本。

關鍵詞:GPIB控制器IP核FPGA

中圖分類號:TN911文獻標識碼:A文章編號:1674-098X(2011)05(a)-0019-02

引言

隨著計算機技術、網絡技術與通信技術的高速發展與廣泛應用，這必將給網絡時代的測試儀器和測試技術帶來革命性變化，“網絡就是儀器”確切的概括了測試和儀器的網絡化發展趨勢。組建網絡化測試系統不僅能實現更多的資源共享，降低組建系統的費用，還可以提高測試系統的功能，拓寬其應用的范圍。本文采用FPGA芯片實現GPIB控制器的IP核設計完成芯片TMS 9914的產權自主化。

1 GPIB控制器方案設計

GPIB(General Purpose Interface Bus，通用接口總線)使自動化測試儀器的互聯有了統一的標準，極大地推動了自動測試技術的發展。由于GPIB總線為并行外總線，不僅保持了并行總線傳送速度快、有效數據速率高的優點，而且增強了驅動能力， 通訊距離可達20m，并有良好的抗干擾能力和通用性，總線上最多可掛接15臺設備并且傳輸速度可以達到8Mbit/s，因此有著良好的應用前景[1][2]，其自動測試系統組建圖如圖1所示。

GPIB控制器IP核設計采用模塊化思想進行，設計主要模塊包括:與GPIB母線通信的接口功能模塊、多線消息譯碼器以及數據通路模塊。接口功能狀態機模塊設計包括八個小模塊(如源方掛鉤、受方掛鉤等)，并采用VHDL語言對各個小模塊進行編程實現，最后調用各個子模塊并用原理圖的方式進行狀態機頂層模塊設計，并在Synplify以及QuartusⅡ平臺下進行分析和仿真。……