基于系統功能的個性化實驗教學模式探索與實踐

祁才君 阮秉濤 樊偉敏 姚纓英

浙江大學電氣工程學院 浙江杭州 310027

基于系統功能的個性化實驗教學模式探索與實踐

祁才君 阮秉濤 樊偉敏 姚纓英

浙江大學電氣工程學院 浙江杭州 310027

基于CPLD（FPGA）開發接口電路板以及實驗內容層次化、可拓展并體現系統功能的綜合實驗，配合教學方法和考核方法的改革，形成基于課程的數字系統設計和基于電子系統模擬和數字電子技術相結合的綜合實驗教學新模式，取得了激發學生自主學習，滿足個性化培養的良好效果。

系統功能；個性化；實驗教學

Abstract: To meet the needs of individualized talent cultivation and promotion autonomous learning, based on CPLD (FPGA) development interface circuit board and experiment content hierarchical, can develop integrated experiment, with teaching methods and test method based on the reform of the course, forming a digital system design and based on electronic system analog and digital electronic technology combination of comprehensive experimental teaching mode.

Key words: system function; personalized; experiment teaching

電子技術是一門實踐性和工程性強的課程,與理論課相配套,包含模擬電子技術基礎實驗和數字電子技術基礎實驗兩門實驗課程。模擬電路實驗主要包含常用電子儀器的使用,PSPICE電路仿真工具使用、單級放大電路、集成運放使用和功率放大電路等。數字電路實驗包括常用門電路的使用、集成觸發器的使用,VHDL語言和仿真工具Modelsim的使用等。

在電子技術課程設計（暑期短學期,為期2周）,目前開設的設計題目有低頻函數信號發生器的設計、大容量電容容量測試儀的設計,音頻前置放大、音調電路和功率放大器的設計等。這類設計主要鍛煉學生電子技術的設計與仿真、PCB板的布局、電子器件焊接、電子電路調試等能力。由于PCB板的布局和電子器件焊接在以后的工作中會有專門技工完成,電子技術課程的主要目標是鍛煉電子技術的設計與仿真以及電子電路調試能力。

在實際課程開設中,由于電子元器件的限制,往往會給出一個參考設計電路。學生按照參考電路設計,就能夠用現有器件進行安裝調試,學生若不按照參考設計,可能需要自己外購器件才能實現。顯然,硬件設計必然會限制學生的設計靈活性。學生唯一的方法是對非參考設計只進行軟件仿真,實際安裝仍然按照參考設計進行。

在當前的電子技術課程設計中,學生最大的鍛煉在電子電路的調試方面,而電路設計的能力無法得到充分鍛煉。

為實現“以人為本,追求卓越”的理念,浙江大學積極推進“基礎寬厚、專業自主、復合交叉、鼓勵探究”的培養模式,為學生提供更廣闊的個性化成長空間。近年來,浙江大學以建設綜合型、研究型、創新型一流大學為目標,以提升教育教學質量為核心,以課程體系和教學內容的改革為切入點,推進以人為本、因材施教的人才培養模式。激發學生的潛能,培養學生的興趣,增強學生獨立思考和創新的能力。

為了進一步培養學生掌握系統的概念以及電子技術的設計能力,基于CPLD（FPGA）,在數字電子技術基礎實驗以及電子技術課程設計兩門課中開設了拓展開放式綜合實驗,更好地激發學生自主學習,達到個性發展的目的。根據課程的進度以及學生的能力,我們在數字電子技術基礎實驗課程（32～48學時）中強調數字系統的概念,研發了CPLD（FPGA）接口電路板,開發了基于課程的數字系統綜合實驗——多功能數字鐘設計,用相對完整但知識面又覆蓋數字電子技術基礎主要內容的系統設計、制作和調試過程,代替以往的單元電路實驗。

在電子技術課程設計環節,則開設基于電子系統的模擬和數字電子技術相結合的綜合實驗,并著重解決實驗內容的層次性和可拓展性。為滿足個性化人才培養的需求以及推進自主學習,將設計題目或要求不做唯一性限制,而是在給定相應基礎條件的前提下,提供多個選題。

1 基于數字電子技術基礎的數字系統綜合實驗

基于數字電路實驗課程開發的綜合實驗—多功能數字鐘設計,要求實現完整可運行的數字鐘電路,含振蕩、計數、顯示、校時、整點報時、鬧鈴及其他自創功能。通過該實驗,使學生能將理論課程中學習的相關知識融于綜合性、設計型、創新性的實驗課程中,掌握和鞏固數字電子技術基礎理論以及數字電子技術的基本實驗技能；了解和掌握數字電子技術新技術的最新發展與新型電子器件和EDA工具的使用；對學生進行相關技術的綜合運用練習,使他們的動手實踐,特別是綜合知識運用能力和處理實際工程問題的能力得到很好鍛煉和提高。

多功能數字鐘設計分14個階段進行,每個階段教師提出設計任務,對關鍵電路進行方案論證,由學生自行選擇方案進行設計和調試,教師進行階段性驗收。這14個階段分別是：

(1)電子技術綜合與設計實驗基礎。介紹電子技術綜合與設計實驗相關技術與要求；講解電子系統的設計方法與過程；公布本課程學生成績評定方法等。

(2)基礎訓練1—數字鐘外圍硬件電路設計與測試。學習用標準邏輯器件設計數字電路；學習組合邏輯電路與時序邏輯電路的設計與功能測試方法；掌握計數器、譯碼器、顯示器的應用。

(3)基礎訓練2—EDA編程工具與開發環境。學習邏輯功能的VHDL語言描述和原理圖描述的方法；學習EDA工具軟件—Quartus II的使用；學習用仿真波形驗證電路功能的方法。

(4)多功能數字鐘的設計任務與計數器設計。布置設計任務與設計要求；講解數字鐘的基本組成；學習數字鐘的核心電路—計數器的設計與仿真測試；驗收分、時計數器電路原理圖與仿真波形。

(5)多功能數字鐘的校時電路設計。設計校時電路；驗收具有時、分、秒計時和時、分校時功能的時鐘計數器電路原理圖；驗收具有校時功能的時鐘計數電路仿真波形。

(6)多功能數字鐘的整點報時電路設計。設計整點報時電路；驗收具有秒、分、時計時和整點報時功能的時鐘計數器電路原理圖；驗收具有整點報時功能的時鐘計數電路仿真波形。

(7)多功能數字鐘的鬧鈴電路設計。設計鬧鈴電路；驗收具有秒、分、時計時和鬧鈴功能的時鐘計數器電路原理圖；驗收具有鬧鈴功能的時鐘計數電路仿真波形。

(8)多功能數字鐘的秒脈沖發生電路設計。設計秒脈沖發生電路；焊接秒脈沖發生電路；用示波器檢查秒脈沖發生電路輸出信號波形。

(9)多功能數字鐘的譯碼器與顯示電路設計。設計并焊接6位LED數碼管顯示電路；設計并焊接一個用8位撥動開關產生8位邏輯電平輸出電路；用8位撥動開關產生的8位邏輯電平信號調試6位LED數碼管顯示電路的功能是否正確。

(10)多功能數字鐘的創新功能設計。學生可根據自己的能力設計數字鐘的附加創新功能；附加創新功能不作要求與限制,也不進行講解指導。

(11)多功能數字鐘的系統組裝、調試。繪制完整電路圖；進行布局規劃、線路焊接和系統連接；進行脫機檢查、單元電路調試；進行系統聯調,直到所有功能都正確為止。

(12)多功能數字鐘的系統驗收。對照設計要求,自行擬定驗收項目,設計驗收表；對照驗收項目,逐項進行功能和性能指標檢查；對同學自設的附加創新功能進行驗收。

(13)實驗考試。考試內容與數字鐘系統有關；考查同學是否掌握課程主要知識要點。

(14)設計與總結報告編寫。設計報告內容主要包括設計要求、方案論證、單元電路設計與計算、測試方法與數據、結果分析、結論和附錄等幾個部分；總結報告包括對本課程實驗方法的感受、意見和建議等。

為使同學將精力集中到功能設計和實現,在實現手段上做了下述改進,圖1為學生在課程中完成的多功能數字鐘作品。

圖1

(1)自行開發了可編程器件實驗模塊,使復雜數字系統的設計成為可能；

(2)搭配通用實驗板,學生可以自由設計系統功能；

(3)通過標準接插件與焊接方式連接單元電路,使系統更穩定、可靠。

數字鐘實驗是用綜合性、設計性實驗代替了驗證性實驗,用系統的研制開發代替了單元電路實驗,一個設計項目貫穿整個課程。設計性實驗僅提出系統的功能要求和性能指標要求,而不對具體的實現方法做硬性規定。

實驗安排上由淺入深,循序漸進,保證學生能夠快速入門、進入角色。實驗要求上既有基本要求,還有自由發揮部分,既保證了每個參加實驗的同學能夠完成基本要求,又給優秀學生留出了自由發揮的空間。

經歷4屆學生約200人的實踐,學生設計實現的功能各不相同,實驗方法多種多樣：整套數字鐘電路的基本部分可分解為振蕩、計數、顯示、校時、整點報時、鬧鈴等單元電路,每個單元電路有2種以上的方案可以選擇,共計超過64種不同組合。再加上學生自創功能如日歷功能、倒計時功能、秒表功能、游戲機功能、密碼開機功能、鬧鐘貪睡功能、半點報時功能、時區功能、籃球比賽計時功能、節電功能等十幾種功能,整個數字鐘電路的功能與實現方案千變萬化。

數字鐘實驗具有很強的可視性和互動性,這大大地激發出了學生對實驗的興趣。98%的同學可以很好地完成基本功能要求,另有約50%以上的同學實現了自創功能設計。課程在拓展研究,個性發揮方面完全取得了預期效果。

2 基于電子系統設計的模塊化綜合實驗

增強學生設計能力的方法之一是在電子設計中加入柔性設計。為此,在原課程設計題目低頻函數信號發生器基礎上,增加輸出信號的頻率測量。其中,頻率測量要求采用數字電子技術,應用VHDL語言編程,最后由可編程邏輯器件實現。

據此安排,整個電子技術課程設計分成兩部分內容(如圖2所示)。

圖2 頻率數顯式低頻函數信號發生器

在低頻函數信號發生器設計部分,實驗室提供一塊通用實驗板,以及一套與參考設計電路相符的電子元器件(如圖3所示)。

圖3 低頻函數信號發生器用通用板

通過低頻函數信號發生器的設計,學生可以得到以下幾個方面鍛煉：

（1）學會模擬電子系統的設計；

（2）掌握PSPICE仿真軟件的使用；

（3）學習PCB板布局技術；

（4）掌握一定的焊接技術；

（5）掌握模擬電子技術調試的一般規律。

在頻率測量與顯示設計部分,實驗室提供包含可編程邏輯器件的頻率測量實驗板,該實驗板對輸入信號整形后送入可編程邏輯器件,同時提供32768Hz的基準時鐘,以及供顯示頻率用的4只動態數碼管,狀態指示用的若干LED燈(如圖4所示)。

圖4 頻率測量實驗板

頻率測量與顯示部分原則上不提供參考設計,這部分內容主要鍛煉學生復雜數字系統的設計能力。

通過頻率測量與顯示電路的設計,學生可以在下幾個方面得到鍛煉：

（1）學習用VHDL語言設計復雜數字系統的設計能力；

（2）掌握Modelsim仿真工具軟件的使用；

（3）掌握應用可編程邏輯器件設計數字系統的一般方法。

原來的課程設計僅包含低頻函數信號發生器的設計,若全部按照參考設計進行,只要布局與焊接合理,只需一周就能完成整個設計,時間過于寬裕。

增加輸出信號頻率測量內容之后,數字部分的設計任務較重,在沒有參考設計VHDL源代碼的情形下,一人要獨立完成整個設計有一定難度。根據實際情況,頻率測量部分允許學生自由組合,學生可以根據自身的能力,由1～4名學生組成一個小組進行頻率測量設計。

頻率數顯式函數信號發生器的設計在兩屆愛迪生班中開展實驗,大部分學生一周左右完成低頻函數信號發生器設計,約4～5天進行頻率測量設計,大約30%左右的學生可完成完整設計,其余學生頻率測量部分完成。

3 基于CPLD(FPGA)展開電子系統設計的個性化教學

圖5給出了除數顯式信號發生器之外的電子技術課程設計的選題,基于自主開發的CPLD接口電路或聯合實驗室提供的開發板,學生可以在嘗試模數電相結合的電子系統設計,將課程所學的知識用于復雜的應用環境和系統。

圖5 電子技術課程設計之選題

電子技術課程設計共有12天時間。面向電氣或電子信息類學生,學生已完成電路原理、電子技術、微控制器應用等課程學習及電工電子綜合訓練等相關實驗課程。課程設計的選題分驗證型和創新型兩大類。驗證型選題人數不限,創新型每個選題原則不允許超過3人。

驗證型選題：理論教學部分對驗證型選題進行詳細講解,并提供參考設計。學生需要完成PSPICE設計仿真,PCB布局和實驗調試,檢測頻率的VHDL代碼編寫、仿真和下載測試。驗證型選題主要訓練學生熟悉電子系統的一般設計過程。驗證型選題設計結果是預知的,無法激發學生的探索精神。

創新型選題：教師提供可實現的創新型設計選題和相關硬件平臺,設計過程完全由學生獨立進行,教師只負責設計指導與答疑。學生可以充分體會設計的艱辛與樂趣,成功的設計帶給學生巨大的設計成就感。創新型選題培養學生自主設計能力和創新精神。圖6為學生的部分作品。

Exploration and practice of personalized teaching mode based on the system function experiments

Qi Caijun, Ruan Bingtao, Fan Weimin, Yao Yingying
Zhejiang university, Hangzhou, 310027, China

圖6 學生作品

2011-04-24

祁才君，碩士，副教授。