一種6.9 ppm/℃ 92 dB PSRR基準電壓源的設計

梁 建，陳向東，陳建立

（西南交通大學 信息科學與技術學院，四川 成都610031）

基準電路廣泛應用于模擬電路、數字電路以及數模混合電路。基準電壓可不隨供電電壓、溫度變化甚至工藝的變化而變化[1]。傳統的帶隙基準電壓具有一階溫度特性，由具有負溫度系數的雙極型BE結電壓VBE和具有正溫度系數的熱電壓VT組合得到。由于VBE的非線性，一階溫度特性基準，其溫度系數在 20 ppm/℃～100 ppm/℃[2-4]。為了得到具有更低溫度系數的基準，設計基準時引入了高階補償技術，如Soog提出的二次溫度補償技術[5]；Lee提出的指數曲率補償[2]；Rincon-Mora提出分段線性曲率補償[3，6]及 Leung提出的利用高阻多晶電阻和擴散電阻的溫度特性進行補償[7]。以上方法的基本思想是引入高階項以抵消VBE溫度系數的高階項。要提高電源抑制比(PSRR)，可以使用共源共柵(cascode)技術、利用電容濾除噪聲技術或者輸入電壓預調整技術[6]。本文提出了一種寬電源電壓范圍、低溫度系數、高PSRR的帶隙基準電壓源，通過放大反向飽和電流IS實現指數曲率溫度補償，使用Wilson電流鏡和電壓負反饋技術提高PSRR。

1 曲率補償方法

1.1 晶體管基射極電壓VBE的溫度特性

雙極型晶體管通常被用來實現帶隙基準電壓源，當BJT工作在線性放大區時，BE結電壓的表達式為：

從式(1)可知，VTlnT顯示出VBE的高階溫度非線性項。當在T0點進行泰勒展開時，VTlnT可以表示為：

一階溫度補償涉及到抵消溫度T的一次項，而高階溫度補償涉及到抵消溫度T的高次項。因此，高階溫度補償不能僅僅通過傳統的線性補償來實現。

1.2 指數曲率補償的原理[1]

本文提出的曲率補償技術如圖1所示，它由晶體管NV14和 NV15組成，補償電流ICOMP注入到節點 B，此時基準電壓可以表示為：

其中，ICOMP=βIS，而IS由BE結短接的 NPN晶體管NV14形成。IS可以表示為：

雙極型晶體管的電流放大倍數β是一個與溫度成指數關系的函數，它可以表示為：

結合式(4)、式(5)得：

結合式(3)和式(7)可得：

2 電路實現原理

本文提出的指數曲率補償帶隙基準電壓源的整體電路原理分三部分：

(1)啟動過程

電路剛上電時，C點沒有電流流出，因此基準不工作，基準輸出電壓VREF=0，晶體管NV6截止。由于晶體管NV9、NV10的鉗位作用，使得 D點電壓為 2VBE，因此NV7導通，E點的電位被拉低，使得PL2導通。這樣啟動電路會給基準核心灌入一股電流ISTART，使得基準核心電路擺脫零工作狀態的簡并點。此時VREF正常工作，NV6導通，晶體管NV10的基極F點的電位升高，D點的電位降低，使得NV7截止，從而給基準核心電路提供一個恒定持續的啟動電流。

(2)一階補償基準核心

如圖 1所示，PL5、PL6、PL7為威爾遜電流源并與NV1、NV2、NV3、R0、R1 以 及 Trimming 修 條 電阻 組成基準核心電路。其中NV12起到預調整的作用，它可以使得H點的電位更加穩定；NV18與R12形成過流保護電路，當電路正常工作時，NV18處于截止態；RT11～RT34為trimming修條電阻可以提高流片后基準源的精度；NV5、NV4、NV16、NV17 和電阻 R12 一起 形成反 相電 壓放大電路，與基準核心一起組成負反饋回路，以產生穩定的基準電壓；NV11為米勒補償電容，在A點產生一個低頻主極點，從而保證整個環路的穩定。

3 實驗結果與討論

本文提出的基準電壓源，使用商用 0.5 μm Bipolar工藝模型進行仿真驗證。基準輸出電壓分別在4.5 V、10 V、35 V的電源電壓下，溫度從-40℃～+135℃變化時，最小僅產生0.12%的變化，如圖2所示。在4.5 V的電源電壓下，溫度系數僅為6.9 ppm/℃；在電源電壓從4.5 V變化到35 V時，溫度分別為-40℃、25℃、135℃，而基準輸出電壓的最大波動也僅為3 mV左右，如圖3所示。當電源電壓為35 V時，電源電壓抑制比可以高達92 dB，其電路版圖如圖4所示。

本文設計、驗證了一種高階指數曲率補償帶隙基準電壓源。利用反向飽和電流IS和β參數的正溫度特性，產生正溫度系數的PTAT電流，以補償二階指數曲率。在電源電壓 4.5 V、溫度從-40℃～+135℃變化時，達到6.9 ppm/℃的溫度系數。如圖5所示，在電源電壓從4.5 V～35 V變化時，PSRR均高于80 dB，并且在35 V的電源電壓下，PSRR高達92 dB。因此，該帶隙基準電壓源，可以廣泛應用于寬電源電壓范圍的電源管理IC電路中。

圖5 帶隙基準電壓源的電源電壓抑制比

[1]WENG R M，HSU X R，KUO Y F.A 1.8 V high-precision compensated CMOS bandgap reference[C].IEEE Conference on Electron Devices and Solid-State Circuits，2005.

[2]KIM I L G，KIM W.Exponential curvature compensated BiCMOS bandgap references[J].IEEE J.Solid-State Circuits，1994，29(11)：1396-1403.

[3]RINCONM G A.Voltage references from diodes to precision high-order bandgap circuits[J].IEEE Press，Wiley Interscience，2002，26(11)：1023-1032.

[4]Chen Jianghua，Ni Xuewen，MO B.A curvature compensated CMOS bandgap voltage reference for high precision applications[C].7th International Conference on ASIC，Oct.2007.

[5]SONG B S，GRAY P R.A precision curvature compensated CMOS bandgap reference[J].IEEE J.Solid-State Circuits，1983，18(6)：634-643.

[6]RINCONM G A，ALLEN P E.A I.I-V current mode and piecewise linear curvature corrected bandgap reference[J].IEEE J.Solid-State Circuits，1998，33(10)：1551-1554.

[7]LEUNG K N，MOK P K T，LEUNG C Y.A 2-V 23-fA 5.3 ppm/℃curvature-compensated CMOS bandgap voltage reference[J].IEEE J.Solid-State Circuits，2003，38(3)：561-564.