一種基于FS401的高分辨率視頻轉換器設計

劉媛媛,馮宏偉

（1.無錫科技職業學院，江蘇 無錫 214028；2.無錫祥生醫療影像有限公司，江蘇 無錫 214028）

隨著數字視頻技術的快速發展，視頻轉換處理技術的應用越來越廣泛。在宣傳演示、教育、娛樂游戲、視頻監控、機載視頻顯示等領域均要求將PC輸出的VGA視頻信號轉化成普通的標準電視信號。VGA視頻絕大多數采用逐行掃描，而模擬電視信號則采用隔行掃描技術，且各自的行頻和場頻不相同，由于工作方式的差別，從VGA到TV的視頻轉換需要完成掃描從逐行到隔行的轉換，行頻和場頻的相互匹配。視頻轉換器可實現VGA信號到電視視頻信號的轉換，但目前視頻轉換器所能支持的最大分辨率一般不超過1 024×768，因此在使用中受到一定的限制[1-5]。

本文采用FS401數字圖像處理器設計一種高分辨率多制式的VGA-TV視頻轉換器，使分辨率從640×480到1 600×1 280的計算機圖像都能高質量地轉換為電視視頻圖像[6]。給出視頻轉換器硬件系統工作原理和設計思路，將介紹VGA視頻信號分配成兩個VGA信號的高分辨率視頻分配設計原理，單片機靈活地實現了I2C總線對FS401的編程控制。

1 FS401的工作原理及視頻轉換器結構

1.1 FS401的工作原理

FS401芯片內部組成結構框圖如圖1所示，主要包括數字視頻處理器、數字電視編碼器、3路9位D/A轉換器、3路8位A/D轉換器、內部時序發生器、輸入信號選擇與處理單元、外存儲器管理單元和芯片外接口電路等。從芯片內部結構可以看出，FS401提供了模擬和數字兩種RGB視頻信號輸入接口,在模擬RGB信號送到數字視頻處理器之前，需經過8位 A/D轉換器，將模擬RGB信號轉換為數字RGB信號；芯片內部還有一個彩條發生器，可產生8種彩條信號。這三路信號可以任選其中一路作為輸入信號，并將其送到數字視頻處理器中，通過行存儲器和場存儲器緩存，完成掃描方式變換、行場頻率調整、色度信號變換以及數字濾波等信號處理工作。經過數字信號處理的視頻數據被送到電視視頻編碼器，對亮度信號、色差信號以及色副載波信號等進行編碼，使其輸出轉換為符合廣播電視標準的Video和SVideo、分量視頻或RGB數字視頻信號，最后經過9位D/A轉換器，將數字信號變成標準的模擬電視信號。FS401的內部時序發生器主要是根據VGA輸入的行同步和場同步信號以及外部P制時鐘(17.734 MHz)和N制時鐘(14.318 MHz)產生 FS401芯片的控制時序、讀寫時序以及視頻輸出所需的各種同步信號及色副載波信號等。此外，FS401芯片還提供I2C接口電路，可通過外部微控制器去控制芯片內部寄存器，實現電視信號制式選擇、圖像亮度、對比度、飽和度等參數的凋節。

1.2 視頻轉換器的整體結構

本文設計的視頻轉換器可將VGA信號分配為兩路VGA信號且同時轉換為電視信號，其原理結構如圖2所示。主要器件有FS401視頻處理芯片、微處理器AT89C2051、SDRAM存儲器 GM72V161621CT及 I2C總線接口等。視頻信號由PC機VGA輸入接口連到FS401，實現電視信號的輸出,同時具有VGA視頻2路環出通道可以接到顯示器，因此無需任何外部設備就可實現計算機顯示器和電視機同時顯示輸出，其中電視信號具有復合視頻和S-Video視頻兩種輸出接口。選用的微處理器AT89C2051片內帶有2 KB Flash閃速存儲器，128 B RAM，內置一個精密比較器、片內振蕩器和晶振等資源[7]，因此外圍電路大大簡化。通過I/O口觸發微處理器動作，AT89C2051根據不同命令由I2C接口對FS401內各寄存器進行讀寫操作。

2 視頻轉換器的硬件電路設計

文中設計的視頻轉換器主要由電源電路、視頻轉換電路、視頻分配電路和視頻轉換控制電路組成。

2.1 電源電路設計

PC機載電源為5 V,為確保系統電源的可靠性，采用AMS1117穩壓器模塊實現了電源到數字3.3 V、模擬3.3 V和數字 5.0 V的轉換,如圖 3所示，為系統正常工作提供了一個穩定的環境。

2.2 視頻轉化電路設計

PC機輸出的VGA信號輸入到系統前端，經過濾波處理后輸入到FS401內。對于VGA模擬輸入需要處理R、G、B三色信號和行場同步信號。其中 R、G、B三色信號是模擬電平信號，因FS401片內A/D轉換器最大處理能力是50 MHz，所以在A/D轉換器前端需要加RC低通濾波電路控制R、G、B輸入信號在30 MHz以下。行場同步信號是邏輯電平信號，用RC低通濾波進行處理。在輸出端，視頻轉換器同時輸出復合視頻和S-Video視頻。因模擬輸出信號較容易受到數字信號帶來的電噪聲影響，故在FS401和連接端口之間應放置三階重建濾波器。該過濾器網絡不僅將FS401的DAC輸出信號加強，同時可將數字信號可能的噪聲最小化，并可減少由于阻抗不匹配帶來的傳輸反射影響。

2.3 視頻分配電路設計

VGA信號分配是指一路VGA信號帶2個或4個顯示器[8-9]。VGA信號分配包括兩部分，一是視頻三色信號 R、G、B的分配；二是行場同步信號HSYNC、VSYNC的分配。

同步信號分路如圖4所示。行、場同步信號HSYNC、VSYNC經過高速反相器74HC04后，輸出波形得到整形，提高了負載能力后，分別接至輸出分路器1、2路的行、場同步信號線上，實現VGA行、場同步信號的1分2功能。

視頻信號R、G、B分路如圖 5所示。C2和 R5構成高通網絡，下限截止頻率為1/(2πRC)。通過改變電阻R5和電容C2的值，就可改變下限頻率。Q1、Q2、Q3為高頻三極管，其截止頻率應大于視頻信號的最高頻率，該設計選擇型號為C1959，基頻帶寬可達到 300 MHz，完全滿足視頻信號100 MHz的需求。Q2、Q3構成兩級射極跟隨器，RED_OUT1、RED_OUT2分別接至輸出分路器 1、2路VGA的紅色信號輸入端。VGA信號的藍色、綠色信號分路原理與紅色信號一致，從而實現了VGA信號的1分2功能。

2.4 視頻轉換控制電路設計

I2C總線控制電路如圖6所示，系統的控制電路由AT89C2051實現,采用通用IO口來模擬I2C總線，完成對FS401上電初始化和內部寄存器設定。

3 可編程I2C接口軟件設計

I2C總線[10]是一種簡單的雙向二線制同步串行總線，I2C總線上的器件之間通過串行數據線SDA和串行時鐘線SCL相連接并傳送信息。

本系統采用AT89C2051的P1口的管腳6和7分別模擬I2C總線的SCL和SDA管腳。AT89C2051作為主控制器在總線上發送命令，FS401作為接收器接受總線上的命令。命令發送中必須包括FS401的地址信息，該設計選擇地址為0X4A。

FS401控制寄存器以字為單位進行讀寫,每次讀寫過程中都要求兩個字節一起操作。當寫入一個字節數據時，需要進行同時寫兩個字節的操作，并且只有當第二個字節的數據送入后才執行寫操作。通過I2C進行設置的參數主要包括電視信號的制式、圖像飽和度、亮度、對比度值等。比如輸出電視的制式可通過對硬件控制映射寄存器HCRS的PAL_NTSC進行設置，PAL_NTSC=l時選擇PAL制輸出，PAL_NTSC=0時選擇NTSC制輸出。同時對HCRS中OFMT的設置可實現不同輸出格式的選擇，設置OFMT=0時復合視頻和S-Video同時輸出，OFMT=1時是RGB視頻信號輸出，OFMT=2時是分量視頻輸出。因此,通過I2C接口對FS401內部軟件寄存器HCRS進行編程寫操作即可完成電視信號制式和輸出格式的設定。

本文采用FS401數字圖像處理器，設計開發了一種高分辨率VGA-TV視頻轉換器，在實現二路VGA高分辨率視頻分配的同時，實現了分辨率從VGA(640×480)到UXGA(1 600×1 280)的計算機圖像都能高質量地轉換為電視視頻圖像。該視頻轉換器可以輸出PAL制或NTSC制電視信號,且能同時輸出復合視頻信號和S端子信號，并可選擇視頻輸出的格式。該視頻轉換器已經測試并正準備應用于實際系統中。測試結果表明，輸出圖像清晰度高，畫面穩定，適用于多分辨率、多制式視頻轉換系統，具有較高的應用價值。

[1]薛海衛.一種VGA到TV數字視頻轉換電路的設機[J].半導體技術,2010,35(2):194-197.

[2]牛江龍,畢篤彥.機載電視制導導彈視頻轉換器的設計[J].彈箭與制導學報,2006,26(1):208-210.

[3]王效靈,顧偉康,王匡.數字視頻后處理芯片及系統應用方案[J].科技通報,2004,21(2):218-221.

[4]郭平,李要鋒.基于 Vx1937的VGA/TV轉化器的設計與實現[J].電子設計工程,2010,18(4):97-98.

[5]石江宏,周劍揚.一種非標準 VGA-TV轉換器的實現[J].電子技術應用,2001,27(2):65-67.

[6]FOCUS Enhancements Company.FS401/FS403 PRODUCT SPECIFICATION[S].2007.

[7]Atmel Corporation.AT89C2051 DataSheet[S].2005.

[8]朱雪蘭.多媒體高分辨率VGA選擇分配器的設計[J].電子工程師,2006,32(2):44-46.

[9]劉小艷,金平.可同時輸出彩色和灰度圖像的VGA視頻分配器設計[J].實驗技術與管理,2010,27(5):63-66.

[10]PARET D.The I2C-bus from theory to practice[M].Chichester,WestSussex;New York:Wiley,1997.