韓 軻,王福紅,王建龍
(西安電子科技大學電子工程學院,陜西西安 710071)
相對早期非相參體制的雷達,許多干擾機采用簡單的壓制干擾[1],如噪聲壓制干擾,及簡單的延遲轉發式欺騙干擾。然而隨著雷達新技術的發展,雷達的抗干擾性能越來越好,使得這種相對簡單的方法收效甚微。相參雷達,尤其是相參火控雷達和相參制導、末制導雷達的出現,留給雷達對抗系統的反應時間極為短暫,如何采取迅速、準確、有效的對抗措施,是雷達對抗面臨的嚴峻挑戰。在這種情況下,作為雷達干擾技術,數字干擾合成(DJS)越來越多的重視。在理想情況下,DJS的核心技術是怎樣產生合適的f0以及正交波形數據,這是近年來DJS技術研究和發展的熱點。本文是基于DJS干擾技術而提出的,具體討論DJS壓制干擾快速生成技術的方法和實現。
DDS在數字干擾合成技術中具有重要作用,其作用是產生數字干擾合成技術當中的正交載頻。DDS從本質上說,是由設置的二進制控制字對參考時鐘做除法運算,其控制字一般為24~48位字長。可認為DDS就是數字信號處理理論的延伸,是數字信號中信號合成的硬件實現問題。
DDS包括數字控件和模擬控件兩部分。主要由相位累加器、ROM查詢表、數模轉換器DAC和低通濾波器LPF構成。DDS的基本結構[2]如圖1所示。其中,K為頻率控制字;fc為時鐘頻率;N為相位累加器字長;D為ROM數據位數及D/A轉換器的字長。相位累加器在時鐘fc的控制下,以步長K作累加,輸出N位二進制碼作為頻率或波形ROM的地址,并對其進行尋址,頻率或波形ROM輸出的幅值碼S(n)經D/A轉換成模擬信號后再經過LPF輸出。同時,可根據不同的需求改變ROM表的數據,從而實現任意頻率或者波形的產生。

圖1 DDS基本原理框圖
DDS具有以下特點:DDS的頻率分辨率在相位累加器的位數N足夠大時,理論上可以獲得相應的分辨精度,傳統方法難以實現;DDS是一個全數字結構的開環系統,無反饋環節,因此速度快,一般在毫微秒量級;DDS的相位誤差主要依賴于時鐘的相位特性,相位誤差小。另外,DDS的相位是連續變化的,形成的信號具有良好的頻譜,是傳統直接頻率合成方法無法實現的。
DJS作為一種基于波形合成的干擾技術,其基本特點是將所有需要產生數字基帶干擾信號x(n)=I(n)+jQ(n),n=0,1,…的波形都預存于大容量的存儲器中,由于其直接產生基帶干擾數字信號,所以相較于數字射頻存儲過程省去了由模擬信號轉化為數字信號的過程。此外,生成的基帶信號也省去了在DRFM處理前端時利用本振將雷達信號從射頻轉化到基帶的過程,大大減少了處理時間。DJS的樣本并不一定是實時采樣信號,可事先將復雜干擾調制的數字波形合成后存儲。對典型的雷達信號,例如線性調頻信號、相位編碼信號等,往往預先針對其特性以及部分參數存儲好相應的雷達干擾信號,這樣就可對應多雷達目標和高分辨成像雷達。在雷達信號需要進行干擾輸出時,DJS按照給定的時鐘頻率fck將其讀出送給正交DAC,形成正交模擬視頻信號I(t)和Q(t),再與頻率為f0的正交本振信號,經過正交上變頻,成為需要的射頻干擾信號J(t)。

DJS的基本硬件組成如圖2所示。

圖2 DJS基本硬件組成
假設已知一種雷達信號s(t)為或其頻譜s(ω),由于s(t)滿足一般窄帶信號的條件,可寫為

根據雷達干擾的基本原理,在已知雷達信號譜寬Δωr和譜中心ω0的條件下,具有最大熵的壓制干擾功率譜是譜中心仍為ω0、譜寬為Δωr的射頻噪聲,此時的干擾信號能量可以全部進入雷達接收機,并成為理想的接收機內噪聲。由此可知,DJS/AWG干擾的I(t),Q(t)應為譜寬Δωr的正交高斯噪聲,變頻本振的中心頻率應為ω0。
由于該基帶噪聲只需要適當地設置譜寬,且常規雷達接收機帶寬的分布范圍較小,完全可以預先準確地計算產生并存儲,再通過對讀出時鐘頻率fck或讀出數據地址增量ΔA的控制達到譜寬與雷達接收機帶寬的匹配,從而縮短數據的準備時間。

其中,Δωj是在fck時鐘頻率下,數據讀出地址增量ΔA=1時的基帶干擾噪聲譜寬;Δ是在f'ck時鐘頻率下,數據讀出地址增量ΔA時的基帶干擾噪聲譜寬。
如果不考慮上變頻器件的帶寬限制,DJS干擾的帶寬主要取決于基帶信號的帶寬,由于它是來自正交數字序列的D/A變換,所以理論上它的最大不模糊帶寬為數據讀取時鐘頻率,也就是一般DAC的工作頻率。DJS的核心技術是怎樣產生合適的f0以及正交波形數據,這也是近年來DJS技術研究和發展的熱點。正交波形數據一般是在干擾之前預先準備好的雷達干擾數據,或是在工作過程中有信號處理器根據測得的實時參數產生的有針對性的干擾波形數據。
設DAC的時鐘速率為fDAC,數據從存儲器中讀出的速率為 fDCI。則可設置的 NCO的頻率為0~0.5fDAC,而干擾信號的瞬時帶寬 <fDCO。一般這類DAC的工作時鐘都較高,但是數據接口的時鐘速率相對較低,這樣就在一定程度上限制了信號瞬時帶寬的進一步擴展。一般情況下,輸入到DAC的數據都要進行先要經過插值濾波,使數據的速率達到NCO的時鐘速率,然后經過正交混頻實現頻譜的搬移,最后再由DAC轉換成模擬信號。此種方式不僅省去了模擬上變頻器,而且通過對DAC寫入相應的控制值可以很方便地改變信號的載頻。如果DAC的輸出具有對第二和第三奈奎斯特區操作的能力,那么模擬信號的最高載頻又可以多提高DAC的時鐘頻率
圖3給出了用DJS方法合成射頻噪聲的結果。首先用混合同余法產生正交的基帶標準分布的高斯噪聲,然后將I、Q兩路各量化成10位存入存儲器中,再以一定的時鐘速率從存儲器讀出,從而產生譜寬50 MHz的帶限噪聲,其基帶譜如圖3(a)所示;然后送給DAC進行16倍內插,再上變頻到1.2 GHz射頻,得到的射頻噪聲譜如圖3(b)所示。

圖3 用DJS產生帶限射頻噪聲
從以上討論可以發現,使用改進的DJS既方便控制又能保證信號質量,而且還減少了設備量。所以,帶有正交調制器的DAC在數字干擾合成器中將有廣泛的應用。
線性調頻信號[4]是常用的一種脈沖壓縮信號,它通過非線性相位調制或線性頻率調制(LFM)以獲得較大時寬帶寬積。采用這種信號的雷達,可同時獲得較遠的作用距離和較高距離分辨力。以線性調頻信號為例,介紹數字干擾合成壓制干擾對該信號的干擾研究。
DJS射頻噪聲干擾采用的是數字噪聲調頻技術。它是將威脅信號Si(n)和Sq(n)當作載波信號,然后在此之上進行信號的調制和處理

其中,A(n)為服從瑞利分布的包絡序列;φ(n)為服從均勻分布的相位序列。其實現框圖如圖4所示。數字噪聲的實部對威脅信號的I、Q兩路信號分別進行調制后求和形成調制后的I路信號(n),數字噪聲的虛部對威脅信號的正交兩路信號(n),數字噪聲的虛部對威脅信號的正交兩路信號分別進行調制后求和,得到調制信號的Q路信號兩路信號再經過D/A變換、上變頻及功率合成和波束形成,然后發射。

圖4 數字噪聲調制框圖
采用帶寬為50 MHz,方差為100、50的射頻噪聲做遮蓋性干擾。效果如圖5所示,其中,參數設置f0=1200 MHz,B=30 MHz,fs=200 MHz,τ=100 μs。

圖5 基于DJS的射頻噪聲干擾
由于利用了DJS快速生成射頻噪聲干擾,所以與傳統的射頻噪聲干擾方法相比,干擾效果有所改善。然而,和傳統方法一樣,因為射頻噪聲和雷達接收機中的匹配濾波器不匹配,所以當通過匹配濾波器后,信號會有較大的功率損失。要達到滿意的干擾效果,必須增大干擾信號功率,由圖5可以看出,當采用方差為100的射頻噪聲干擾信號時,有效的信號壓縮主峰已被完全遮蓋。
文中以線性調頻信號為例,對數字干擾合成壓制干擾在其中的應用做了闡述,并進行了仿真。分析和仿真結果表明,DJS生成的射頻噪聲干擾,能夠快速地對LFM信號進行有效干擾。
[1] 趙國慶.雷達對抗原理[M].西安:西安電子科技大學出版社,1999.
[2] 王建和.采用DDS技術實現的頻率合成信號發生器[J].電子技術,1997(1):30-32.
[3] 李琳,張爾揚,路軍.帶通信號的直接采樣理論[J].通信學報,2003(4):139-144.
[4] 朱燕,趙國慶.對線性調頻脈壓雷達干擾方法的研究[J].電子科技,2004(4):57-59.