輻射效應對半導體器件的影響及加固技術

趙 力，楊曉花

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

1 引言

隨著信息技術及其產業的迅速發展，當今社會正從傳統的工業化時代向一個嶄新的信息化時代發展。信息技術為現代軍事戰爭提供了新的戰爭手段，使未來的軍事戰爭由傳統戰爭形式轉化為高科技、電子化、信息化戰爭。而微電子技術作為未來戰爭的核心技術，則已經成為未來戰爭的重要發展目標。

微電子技術要滿足現代軍事武器和裝備的需要，一方面必須提高微電子器件的常規性能水平，另一方面更需要提高微電子器件的抗惡劣環境能力和可靠性。對于未來可能要面對的太空、核輻射環境而言，微電子器件的抗輻射加固和高可靠技術成為軍用微電子器件的重要研究課題。

與其他半導體集成電路相比，CMOS集成電路具有功耗小、噪聲容限大等優點，對于對重量、體積、能源消耗都有嚴格要求的衛星和宇宙飛船來說，CMOS集成電路是優先選擇的器件種類。但是采用常規CMOS工藝技術制造的集成電路又難以滿足航天技術的需要。在航空航天應用中，由于宇宙輻射的影響，CMOS器件的性能會產生一系列的變化，導致電路的失效。本文對CMOS器件尺寸縮小的總劑量效應進行了分析，然后針對分微電子器件抗輻射加固進行了分析。

2 輻射效應對器件等比例縮小的影響

2.1 柵氧化層厚度變化對閾值電壓的影響

無論是硅柵還是金屬柵器件，在柵與襯底間均有一層50nm～200nm的SiO2介質層，在輻射條件下，在SiO2介質中電離產生一定數量的電子-空穴對，其比例值為1Gy的吸收劑量在每立方厘米SiO2體積中產生7.8×1014數量的電子-空穴對。當在柵上加正向偏置時，遷移率較大的電子大部分溢出至柵極，有一部分電子與空穴對復合，大部分空穴在正電場的作用下向SiO2/Si界面運輸，且有一部分被界面處SiO2一側的缺陷俘獲，這種傳輸在時間上有很大的分散性，且是電場強度和氧化物厚度的強函數。這樣的正電荷堆積會引起器件閾值電壓的漂移，最終影響器件的性能。同輻射引入的俘獲空穴數量相對應的閾值電壓變化可以表示為[1]：

式中：bh是氧化物中產生的空穴體密度被俘獲后形成的固定正電荷部分；參數h1是從Si-SiO2界面指向氧化物的距離，在此距離內被俘獲的空穴可以同襯底向柵隧穿的電子復合。

圖1所示為典型的nMOS晶體管（a）和pMOS晶體管（b）的電流-電壓（I-V）特性曲線隨輻射電離總劑量的增加而逐漸漂移的過程[2]。圖中未畫出界面陷阱電荷的影響，界面陷阱電荷會使曲線的斜率減小。圖中橫坐標為柵極電壓（VG），縱坐標為漏極電流（ID）；五條曲線分別標識為0、1、2、3、4。0表示未輻照前器件的I-V特性曲線；1、2、3、4表示不同輻照劑量下器件的I-V特性曲線。隨著數字的增大，電離總劑量增大。

一般來說，漏極電流為10 μA時的柵極電壓為閾值電壓。對于nMOS晶體管加正偏壓，當柵極電壓大于閾值電壓時，晶體管開始導通；柵極電壓小于閾值電壓時，晶體管截止（不導通）。對于pMOS晶體管加負偏壓，則相反。根據圖1，隨著電離總劑量的增大，閾值電壓向負方向漂移。在一定的電離總劑量輻照下，對于nMOS晶體管，原來該截止的晶體管導通，原來該導通的晶體管需要截止時無法截止；對于pMOS晶體管，原來該導通的晶體管截止，原來該截止的晶體管需要導通時無法導通，從而導致器件功能錯誤。圖1（a）中的5條曲線分別代表著nMOS晶體管的5種功能狀態：

0：正常；

1：噪聲容限（抗噪聲干擾度）降低、器件功能參數超出指標規范、開關速度可能降低；

2：由于閾值電壓過零（小于0），準靜態電流增大；

3：開關速度明顯降低；

4：邏輯功能錯誤。雖然pMOS管不會出現像nMOS管那樣明顯的功能退化的4個階段，但隨輻射電離總劑量的增加，pMOS管會因在正常的工作電壓下無法導通而失效。

經過研究證明，深亞微米CMOS技術是能抗輻射的，特別是對于低劑量率的空間應用，在輻照時似乎無需采取多余的措施，因為被俘獲的電荷有相當一部分會恢復。但事實上并不是這么簡單。在輻照時及輻照以后，電荷的俘獲以及界面態的產生都應該加以考慮，特別是按等比例縮小的器件，會產生非均勻性以及比較嚴重的器件退化。

2.2 按等比例縮小對輻射效應的影響[3]

CMOS技術按等比例縮小，首先意味著由光刻限定的最小線寬減小。過去，在生產中只用到光學光刻。但是，由于最小的特征尺寸變化比可見光的波長更短，因而其他一些技術,如電子束或X射線光刻被認為是亞100nm時代的解決方案。由于溝道長度L按等比例縮小，其他參數也跟著按等比例變化。假定溝道長度減小因子Ks＞1，則柵氧化層厚度、器件距離及結深等也按同樣的比例縮小。但是為了保持溝道電流有可接受的控制能力，必須考慮一些短溝道效應，如漏感應勢壘降低（DIBL）及器件穿通等。

2.2.1 柵長關系

對于短溝道效應的輻射影響一直以來都存在爭議。后來發現，輻照是否對短溝道效應有影響主要同工藝的細節有關[4,5]。Huang等人將這個問題模型化。為了計算短溝道NMOS正的固定電荷對平帶電壓及閾值電壓的影響，提出了模型：

式中：Cox是單位面積氧化物的電容；ΔQot是被俘獲的氧化物電荷量（C·cm-2）。

如果器件溝長L比源/漏耗盡區的寬度Wd大很多，則引起的平帶電壓變化同長度沒有關系。由式（2）可以預期，短溝道器件的短溝道效應會增加。對于某些CMOS工藝來說，Vt的變化會很大[5]。此外，對于較短溝長的N晶體管，亞閾值漏電電流會顯著增加。這就意味著，輻照過的短溝道晶體管的界面比長溝道器件預備功耗更大。詳細研究NMOS中的正氧化物電荷及負氧化物電荷對閾值電壓變化的貢獻發現，起主要作用的是短溝道正電荷的增加，而負電荷變化不大。同負電荷影響一致，短的P溝道閾值電壓變得更負。還發現當輻照是在非零的漏偏置電壓下進行時，Qot呈現出不對稱性。對于較短的柵長及亞閾值區，差別最為明顯。正反方向的不對稱性，可以用輻照后氧化物中沿溝道電荷分布的不均勻性來解釋。

2.2.2 橫向非均勻損傷

正如上一節所述，使短溝道器件損傷嚴重的附加因素是沿溝道損傷的不均勻性，即在靠近源及漏結處界面電荷和氧化物俘獲電荷明顯不同。這一現象通過沿Si-SiO2界面具有橫向分辨率的專有技術得到了證實，這些技術的基礎是修正的電荷泵技術[6]、L-陣列的串聯電阻提取[7]以及所謂的柵感應漏電電流（GIDL）測量技術[8]。按照一級近似，輻照后的溝道電阻Rchan可以表示為：

式中：μn,p是電子或空穴的有效低場遷移率；Leff及Weff是晶體管的有效長度和寬度。Leff等于設計的溝長扣掉溝長的減小量，這一減小量同工藝有關，但是在同一個圓片上不同的L則是相同的。

在式（3）中的ΔL，同比體溝道更低VT時的源/漏鄰接的邊緣區對應。例如，如果在一個NMOS漏附近俘獲較多正電荷，便會發生負ΔL情況。假如近漏處建立了界面態，則ΔL為正。結果造成更短的Leff。

不均勻性的起源尚不清楚，因為可能存在一些不同的機理。比如：一個有貢獻的因素是在輻照時近漏處氧化物電場不同，它同結的內建電場有關。其次，接近源和漏的地方，氧化物化學性質是不同的，因為在此處的氧化物中存在離子注入雜質。此外，在Si-SiO2界面也可能存在機械應力的變化，它也會造成界面陷阱的產生。最后，也可能由于器件前步加工工藝，如等離子刻蝕及離子注入等在氧化物中產生未退火掉的殘留位移損傷。

對于采用側墻氧化物覆蓋的低摻雜漏（LDD）工藝，還可能產生使性能退化的附加輻射感應橫向不均勻性[9]。不用LDD，一般可以消除或減少這種類型的退化。

2.2.3 柵感應漏電流（GIDL）

GIDL是MOS器件減小時出現的一個新約束。由于它影響截至態的漏電流，因而在低功耗電路及DRAM中受到特別的關注。當柵偏壓使襯底處于積累狀態，而NMOS加負VGS時，空穴被吸引至界面。結果，在近漏處產生感應PN結。由于高電場的存在，從P到N區通過隧道注入載流子，同時引起附加漏電電流（GIDL）。GIDL電流基本上同器件長度L無關，并且隨柵的過驅動電壓絕對值|VGS-VT|的增加按指數規律增加。

在輻照以后，GIDL曲線向更負的方向變化。對于n溝道器件，這一變化是平行的，而且行為是類似的。只是方向相反，這種變化服從以下模型：

ΔVmg是中帶電壓變化，它同中性的界面陷阱對應。Nitdonor、Nitacceptor分別是具有施主及受主特性的界面陷阱密度。前者處于帶隙的下半部分而且帶正電，假如表面勢在此能級下面，受主態處于上半部分，則可能帶負電或者呈電中性，這與表面勢有關。在GIDL的情況下，表面勢接近價帶并且施主帶電。當工作在亞閾值區情況相反，此時VGS增加受主界面電荷從零掃向負。GIDL同亞閾值電流ID曲線變化的差別，可以用界面電荷差別來解釋。由此可知，原則上GIDL曲線類似于亞閾值表征的方法，并且可以用來提取輻照后漏附近氧化物被俘獲的電荷，這種技術首先用于小MOSFET中，表征由于熱載流子產生的界面態。

3 微電子器件的加固技術[10]

微電子器件的抗輻射加固，常針對微電子器件的應用場合、輻射環境的輻射因素和強度等，從微電子器件的制作材料、電路設計、器件結構、工藝等多方面進行加固考慮。加固技術比常規微電子技術難度大得多，因而加固微電子技術常常比常規微電子技術滯后。

3.1 微電子器件材料加固技術

微電子器件材料的加固技術，實質上是對加固微電子器件材料的選擇。在常規微電子器件材料方面，相繼開發出鍺材料、硅材料、SOS材料、SOI材料、SiGe材料、GaAs材料、SiC材料、鐵電材料及金剛石材料等。輻射環境試驗表明，這些常規微電子器件制作材料都可用作加固微電子器件的制作材料，只是采用不同的材料制作，微電子器件的抗輻射能力、制作難度、制作成本等有些差異而已。

硅材料是常規微電子器件的主流制作材料，也是抗輻射加固微電子器件的主流制作材料。因為硅材料技術最成熟、成本最低，其抗輻射能力也能達到許多輻射環境的應用要求，所以輻射環境中工作的微電子器件多數是硅材料制作的。

SOI材料是在絕緣層上形成一層單晶硅材料，然后在單晶硅材料上制作微電子器件。這種材料制作的微電子器件具有速度快、集成度高、工作溫度范圍寬、抗輻射能力強等顯著優點，這種材料具有發展高密度、低功耗、高速、三維抗輻射微電子器件的潛在優勢，其發展受到特別重視。SOI材料的制作，大致有外延生長法、多孔硅氧化隔離法、區熔再結晶法、氧離子注入SiO2埋層隔離法、硅片直接鍵合法等。這些方法各有優缺點，應用較多的是氧離子注入法和硅片直接鍵合法。

GaAs材料制作的微電子器件具有高速、高頻、大功率、低功耗、寬工作溫度范圍、極高的抗7總劑量輻射能力。但受其材料圓片尺寸、芯片集成度、成品率、成本等因素的影響，其加固應用受到很大限制，不過它很適合制作加固微波毫米波微電子器件。

SOS材料，是在藍寶石絕緣襯底材料上外延生長一層硅材料。采用這種材料制作的微電子器件的抗輻射能力很強，但其技術的發展不能滿足微電子器件快速發展的需要，現代研究已趨減少。

SiGe材料、SiC材料、金剛石材料及鐵電材料是還處于研究發展中的加固材料，能得到加固微電子器件制作的大量實際應用，但目前還有相當長的探索路程。

3.2 器件加固技術

在制作集成電路時，無論從硅、SOI、SOS、SiGe等材料中選用何種材料來制作，集成電路中常用的器件主要有雙極晶體管、結型場效應晶體管（JFET）、絕緣柵場效應晶體管（MOS晶體管）、CMOS晶體管、BiCMOS晶體管、二極管及電阻和電容器。一般而言，線性集成電路通常采用硅材料或SOI材料加上雙極晶體管（有的線性電路還需應用JFET 晶體管）技術來制作；數字集成電路可采用硅、SOI或SOS等材料，但其中的晶體管多數采用的是CMOS晶體管；模擬/數字混合信號處理電路，可采用硅、SOI、SOS等不同的半導體材料，但其中的晶體管用得最多的是BiCMOS晶體管。隨著CMOS技術的提高，采用CMOS晶體管來制作模擬/數字混合信號處理電路有增加的趨勢。這里主要介紹雙極晶體管、JFET及MOS晶體管的加固技術。

盡管不完全一樣，但CMOS晶體管的加固技術與MOS晶體管的類似，BiCMOS晶體管與雙極晶體管和CMOS晶體管的類似。不同結構的雙極晶體管的輻射損傷機理研究表明，輻射引起的表面復合速率與輻射能量和偏置條件的關系較弱，對器件的影響是增益降低；輻射引起的體損傷與輻射能量的關系很強，與偏置條件無關，對器件的影響也是增益降低；輻射引起的氧化層俘獲電荷與輻射能量有微弱關系，而與偏置條件則有很強的關系，對器件的影響主要是表面反型、增益降低、漏電流增加、擊穿電壓降低等。但不同結構的雙極晶體管，其輻射損傷機理也有一些差別。試驗表明，橫向pnp雙極晶體管的輻射損傷與輻射劑量幾乎呈線性變化關系，襯底pnp雙極晶體管的輻射響應與輻射劑量卻呈很強的非線性關系，因為襯底pnp雙極晶體管的基區寬度比橫向pnp管的窄，在約103Gy（Si）的輻射條件下，其增益變化不僅出現飽和，而且其殘余增益還可以滿足電路的工作要求。

盡管npn雙極晶體管與橫向pnp雙極晶體管的表面積相似，但在相同的輻射條件下，npn雙極晶體管的輻射損傷僅為橫向pnp雙極晶體管輻射損傷的1/30。npn雙極晶體管是高增益縱向結構，其基區遠離表面。相對說來，npn雙極晶體管不易受表面特性的影響；npn雙極晶體管的基區很窄，它對體壽命損傷也不太敏感。橫向pnp雙極晶體管和襯底pnp雙極晶體管的基區寬度有一些差別，典型橫向pnp雙極晶體管的基區寬度為8 μm，而襯底pnp雙極晶體管具有縱向和橫向兩種基區寬度，其中縱向基區寬度由外延層厚度和基區擴散深度確定，一般寬度為5 μm或以上，但橫向基區寬度約達10 μm。襯底pnp雙極晶體管由具有中等基區寬度的縱向晶體管和稍微有點基區寬度的橫向晶體管構成，其基區表面積也比橫向pnp晶體管大，所以它對表面損傷更敏感。

雙極晶體管中，橫向電場不均勻，其增益變化與輻射劑量的關系不是線性關系。由輻射引起的俘獲電荷產生的電荷積累，將在氧化層下產生電場感生結，并向Si/SiO2界面附近結的n型面擴展，它與電場有很強的依賴關系，所以在未偏置條件下輻射，其損傷將小得多。

襯底pnp晶體管和橫向pnp晶體管常用于運算放大器、比較器等線性集成電路中，盡管一般是用于輸入級作電平移動或電流源，但一旦其增益降低到閾值范圍以下，整個電路也將會出現災難性失效。雙極晶體管抗γ總劑量輻射能力較強，抗中子和瞬時劑量率輻射的能力較CMOS器件差。雙極晶體管是少數載流子工作器件，對中子輻射最敏感。雙極晶體管受中子輻射時，受影響最大的物理參數是基區渡越時間和基區寬度，最明顯的電性能變化是電流增益hfe減小。雙極晶體管的中子輻射損傷閾值為1010n·cm-2～1014n·cm-2。雙極晶體管受γ總劑量輻射時，受影響最大的效應是電離效應。這種效應使Si和SiO2界面產生復合中心和陷阱中心，導致正電荷積累在雙極晶體管SiO2的表面上和表層內。這些積累的正電荷使雙極晶體管材料的表面電位變化，影響表面復合特性。這種效應對雙極晶體管電性能參數的主要影響也是電流增益的變化。

在先進雙極工藝技術中的雙極晶體管，采用的是多晶硅發射極，其發射極-基極耗盡區的界面陷阱是引起增益降低的主要機理。因為其發射區和非本征基區的高摻雜限制了氧化層俘獲電荷的影響，窄基區寬度限制了位錯損傷的影響，所以多晶硅發射極雙極晶體管的抗電離輻射能力比單晶硅發射極雙極晶體管的高1個數量級以上。

在γ總劑量輻射環境中，np n晶體管的性能比pnp晶體管的性能退化更嚴重，有高摻雜基區保護環的雙極晶體管比沒有這種環（特別是npn晶體管）的晶體管抗γ總劑量輻射能力強；雙極晶體管的發射極周長與面積的比越小，對γ總劑量輻射越不敏感；在輻射時，集電極的偏置條件不影響增益變化；發射極反偏置是γ總劑量輻射時最壞的偏置條件；基極-發射極電壓越高，輻射時雙極晶體管的基極電流增加越大，則增益降低越多；在較低輻射劑量下，多晶硅發射極雙極晶體管比單晶硅發射極雙極晶體管抗γ總劑量輻射的能力強，但在高輻射劑量下，它的抗輻射能力可能降低；在較低輻射劑量率下，雙極晶體管的增益退化最大。雙極晶體管的γ總劑量輻射閾值為102～103Gy（Si）。雙極晶體管受瞬時劑量率輻射時，主要產生電離損傷，雙極晶體管的劑量率擾動閾值為105～106Gy（Si）/s。雙極晶體管受輻射時引起的主要性能變化是電流增益降低，結漏電流、飽和壓降和擊穿電壓等將增大。

針對這些變化，提出的加固技術大致有：

（1）盡量減小雙極晶體管有效基區的寬度；

（2）使器件工作在電流增益變化的峰值；

（3）盡量減小發射極的周長；

（4）將金屬層做在發射結的氧化層上；

（5）增加高摻雜基區保護環；

（6）針對輻射時基極電流的增加量，對基極表面情況（如摻雜分布、電勢分布、幾何尺寸、基極表面氧化層中的離子注入分布等）較敏感，通過增加基極表面摻雜，來改進雙極晶體管的抗輻射能力；

（7）采用各種離子注入的場氧化物，提高熱電子和輻射加固性能；

（8）減小基區表面氧化層厚度，提高輻射性能；

（9）用最小發射極周長與面積比來設計晶體管；

（10）減小基極接觸區和發射極邊緣之間的本征基區表面面積，因該區易受電離輻射損傷；

（11）采用多晶硅發射極等。

JFET晶體管在線性集成電路中應用較多，對輻射的敏感程度可與高頻雙極晶體管相比。JFET是多數載流子器件，受輻射時可產生位移效應和電離效應。位移效應容易使JFET晶體管的跨導、漏極電流及夾斷電壓等參數發生變化；電離效應容易使其柵極與漏極之間的泄漏電流產生變化。JFET晶體管受中子輻射時產生位移效應，使其溝道區內的載流子去除。在1013n·cm-2的中子注量下，JFET的性能稍有降低；在1014n·cm-2的中子注量下，性能嚴重退化；在1014n·cm-2的中子注量下，JFET完全損壞；在3×10n·cm-2加上1×104Gy/h劑量率的復合輻射環境下，才對其夾斷電壓有明顯影響。JFET受了射線輻射時，主要產生電離效應，受影響最大的是柵極漏電流。NMOS比PMOS對電離損傷更敏感，其損傷閾值約為104Gy（Si），在高于104Gy（Si）時，漏電流急劇加大。在要求高輸入阻抗的應用中，該閾值將降低到103Gy（Si）左右。對JFET采取的加固措施主要是提高溝道摻雜濃度，對位移損傷有效。

MOS晶體管是多數載流子工作器件，對中子輻射具有很強的天然耐輻射能力，最重要的輻射損傷因素是電離效應，對輻射最敏感的參數是柵閾值電壓。在102～103Gy（Si）時，其柵閾值電壓常有幾伏的漂移，將使性能嚴重退化。其退化機理主要是，氧化層內俘獲電荷的積累和Si/SiO2界面引入了表面態所致。在大劑量（>104Gy（Si））γ輻射時，MOS晶體管的退化趨于飽和。對MOS晶體管的主要加固措施有：在絕緣層內摻磷；在SiO2中摻鉻；采用Si-SiO2-金屬-氮化硅-SiO2結構；對P阱使用重摻雜保護環；減薄柵氧層等措施。

4 總結

隨著集成電路深亞微米技術的發展，CMOS器件等比例縮小，隨之而來的輻射效應也發生了很大的變化。本文詳細分析了輻射效應給CMOS器件等比例縮小所帶來的影響，并且詳細介紹了微電子器件的加固技術。微電子技術是軍事電子系統和裝備的技術基礎和重心。微電子器件在不同應用環境，特別是輻射環境的可靠工作，已得到電子系統設計和微電子器件研制人員的高度重視。國外已對微電子器件在惡劣環境可靠工作的有關技術課題進行了廣泛研究，積累了很多經驗，取得了巨大成果，值得我們好好學習和借鑒。

［1］Walters M, Reisman A.Radiation-induced neutral electron trap generation in electrically biased insulated gate field effect transistor gate insulators [J].Electrochemist Soc.1991,138:2 756-2 762.

［2］賀朝會，耿斌，何寶平，等.大規模集成電路總劑量效應測試方法初探 [J].物理學報，2004，53（1）:194-199.

［3］C.Claeys, E.Simoen.劉忠立譯.先進半導體材料及器件的輻射效應[M].北京：國防工業出版社，2008.

［4］Scarpulla J, Amram AL, et al.Gate size dependence of the radiation-produced changed in threshold voltage, mobility,and interface state density in bulk CMOS[J].IEEE Trans Nucl Sci.39:1 990-1 997.

［5］Shaneyeflt MR, Fleetwood DM, et al.Effects of device scaling and geometry on MOS radiation hardness assurance[J].IEEE Trans Nucl Sci.40:1 678-1 685.

［6］Chen W, Balasinski A.Lateral distribution of radiation-induced damage in MOSFETs [J].IEEE Trans Nucl Sci,1991,38: 1 124-1 129.

［7］Balasinski A.Ionizing radiation damage near CMOS transistor channel edges.[J] IEEE Trans Nucl Sci, 1992, 39: 1 998-2 003.

［8］Balasinski A.Impact of radiation-induced nonuniform damage near MOSFET junctions [J].IEEE Trans Nucl Sci.1993,40:1 289-1 296.

［9］Pantelakis DC, Hemmenway DF, et al.Freeze-out characteristics of radiation hardened n+polysilicon gate CMOS transistors [J].IEEE Trans Nucl Sci.1991, 38:1 289-1 296.

［10］胡剛毅，微電子器件的抗輻射加固和高可靠技術[J].微電子學.2003，33（3）:224-231.