基于CPLD/FPGA的CMI編碼設(shè)計(jì)與實(shí)現(xiàn)

摘 要:根據(jù)CMI碼的特性，介紹了一種新的編程思路實(shí)現(xiàn)CMI編碼，在Max+PlusⅡ開發(fā)平臺(tái)上使用VHDL編程實(shí)現(xiàn)CMI編碼，并得到仿真波形。實(shí)驗(yàn)結(jié)果表明，這種編程思路簡(jiǎn)單、清晰。在產(chǎn)生7位偽隨機(jī)序列的前提下，分別對(duì)“0”，“1”進(jìn)行編碼。這種思路為其他碼型設(shè)計(jì)提供了參考。

關(guān)鍵詞:通信原理; VHDL; CMI; Max+PlusⅡ

中圖分類號(hào):TP274 文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1004-373X(2010)11-0086-02

Design and Implementation of CMI Coding Based on CPLD/FPGA

LI Li

(Department of Telecommunication Engineering， Xi’an Institute of Posts and Telecommunications， Xi’an 710061，China)

Abstract: A new programming idea of which VHDL programming is used to achieve CMI coding on the platform ofMaxplusⅡ is introduced according to the characteristics of CMI code， and the simulation waveforms are achieved. The results indicate that this method is simple and clear. ″0″，″1″are encoded in the premise of generating 7 b pseudorandom sequence. This method provides a reference for other design of code type.

Keywords: communication principle; VHDL; CMI; Max+PlusⅡ

0 引 言

CMI碼是傳號(hào)反轉(zhuǎn)碼的簡(jiǎn)稱，它是一種應(yīng)用于PCM四次群和光纖傳輸系統(tǒng)中的常用線路碼型，具有碼變換設(shè)備簡(jiǎn)單、有較多的電平躍變，含有豐富的定時(shí)信息，便于時(shí)鐘提取，有一定的糾錯(cuò)能力等優(yōu)點(diǎn)[1]。

在高次脈沖編碼調(diào)制終端設(shè)備中廣泛應(yīng)用作接口碼型，在速率低于8 448 Kb/s的光纖數(shù)字傳輸系統(tǒng)中也被建議作為線路傳輸碼型。

本文針對(duì)光纖通信傳輸碼型的要求和CMI碼的編碼原理，介紹了一種以EPM 系列 7064 芯片為硬件平臺(tái)，以Max+PlusⅡ?yàn)檐浖脚_(tái)，以VHDL為開發(fā)工具，適合于CPLD實(shí)現(xiàn)的CMI編碼器的設(shè)計(jì)方案。

1 CMI碼的編碼規(guī)則

CMI編碼規(guī)則如表1所示。

表1 CMI編碼

輸入碼字編碼結(jié)果

001

100/11交替表示

在CMI編碼中，輸入碼字0直接輸出01碼型，較為簡(jiǎn)單。對(duì)于輸入為1的碼字，其輸出CMI碼字存在兩種結(jié)果00或11碼，因而對(duì)輸入1的狀態(tài)必須記憶。同時(shí)，編碼后的速率增加一倍[2]。

2 CMI編碼器的建模與實(shí)現(xiàn)

首先在原始時(shí)鐘MUX_Clk的上升沿進(jìn)行翻轉(zhuǎn)得到二分頻時(shí)鐘Clk[3]，周期為原始時(shí)鐘的2倍。

然后產(chǎn)生偽隨機(jī)序列，由3個(gè)D觸發(fā)器產(chǎn)生7位偽隨機(jī)序列[4]，序列產(chǎn)生原理如圖1所示。

圖1 7位偽隨機(jī)碼產(chǎn)生原理圖

任何一個(gè)D觸發(fā)器的輸出都可以作為……