基于MC8051 IP核的多周期同步測頻改進

摘 要:分析多周期同步測頻原理及誤差，在此基礎上提出一種多周期同步測頻的改進方法。該方法通過對標準頻率計數值的修正，在不提高系統時鐘頻率和閘門時間的前提下，實現了測量精度的提高，并詳細分析了其測量誤差。最后，討論了在FPGA中利用MC8051 IP核來實現真正意義的高性價比的SoPC頻率測量問題。

關鍵詞:多周期同步測頻; 頻率測量; MC8051; IP核

中圖分類號:TM93 文獻標識碼:A

文章編號:1004-373X(2010)11-0157-03

Improvement of Multi-Period Synchronous Frequency Measurement

Based on MC8051 Intellectual Property Core

LIAO Lei， XIE Zheng-wei， JIANG Tao

(School of Physics and Electronic Engineering， Sichuan Normal University， Chengdu 610066， China)

Abstract: The modified method of multi-period synchronous frequency measuement is proposed by analysing its prineiple and error. Through revising the standard frequency counter value， the measurement precision is improved without increasing the frequency of system clock and time of gate. The measurement error are analysed in detail. The method to realize the low price-performance ratio of the SoPC frequency measurement with MC8051 IP core in the FPGA is discussed.

Keywords: multi-period synchronous frequency measurement; frequency measurement;

0 引 言

頻率測量是現代電子測量中最常用的一種測試。新型的頻率計大多以可編程邏輯器件為核心，外置微控制器來控制系統的工作。這種方式成本低廉，應用靈活，但系統復雜，集成度低，功耗較大。隨著PLD與EDA技術的發展，尤其是MCU IP核的發展，將處理器、數字邏輯，甚至存儲器等嵌入到一塊芯片之內，構建各種嵌入式系統和片上系統成為發展的必然趨勢。但廣為人知的NiosⅡ，PowerPC，MicroBlaze，PicroBlaze等都需要容量巨大的RAM和FLASH才能正常運行，因此很難實現真正意義上的低成本和SoPC測頻系統。

傳統多周期同步測頻法的相對誤差僅由標準頻率信號的頻率和閘門開啟時間決定。標準頻率信號的頻率越高，閘門時間越長，則相對誤差越小。但頻率的提高要受器件的工作頻率限制，閘門時間的增長要求計數器有更長的字長，并且會降低測量速度。文獻[1-7]提出了全同步測頻法，盡管可以大致消除±1個計數誤差，但是難以實現被測信號與標準時鐘的完全同步，測量時間無法預知。文獻[8]基于相位檢測原理提出了一種準同步測頻方法，但該方法需要遠高于標準頻率的相位時鐘，才能獲得較小的相對誤差，與直接提高標準頻率來減小相對誤差的方法相比優勢不明顯，且電路復雜。……