一種新型高精度CMOS帶隙基準(zhǔn)源的設(shè)計

摘 要:提出一種標(biāo)準(zhǔn)CMOS工藝結(jié)構(gòu)的低壓、低功耗電壓基準(zhǔn)源，工作電壓為5～10 V。利用飽和態(tài)MOS管的等效電阻特性，對PTAT基準(zhǔn)電流進行動態(tài)電流反饋補償，設(shè)計了一種輸出電壓為1.3 V的帶隙基準(zhǔn)電路。使輸出基準(zhǔn)電壓溫度系數(shù)在-25～+120 ℃范圍的溫度系數(shù)為7.427 ppm/℃，在27 ℃時電源電壓抑制比達82 dB。該基準(zhǔn)源的芯片版圖面積為0.022 mm2，適用于低壓差線性穩(wěn)壓器等領(lǐng)域。

關(guān)鍵詞:帶隙基準(zhǔn)源; 溫度系數(shù); 動態(tài)反饋補償; CMOS

中圖分類號:TN710 文獻標(biāo)識碼:A

文章編號:1004-373X(2010)14-0007-03

Design of a Novel CMOS Band-gap Voltage Reference with High Precision

NIU Zong-chao， YANG Fa-shun， DING Zhao， WANG Ji-shi， MA Kui， ZHANG Zheng-ping

(College of Science，Guizhou University， Guiyang 550025， China)

Abstract: A low-voltage low-power consumption reference source with standard CMOS technology is studied， whose operating voltage is 5~10V. The dynamic current feedback compensation is performed with equivalent resistance characteristic of saturated MOS for the PTAT current， and a band-gap reference circuit with output voltage of 1.3V is designed. The output reference voltage temperature coefficient of 7.427in -25~ 120 ℃， a PSRR up to 88dB at 27 ℃， the occupied chip area is 0.022.It is fit for the field of low dropout regulator and so on.

Keywords: band-gap reference; temperature coefficient; dynamic feedback compensation; CMOS

0 引 言

模擬電路中廣泛地包含電壓基準(zhǔn)(reference voltage)和電流基準(zhǔn)(current reference)。在數(shù)/模轉(zhuǎn)換器、模/數(shù)轉(zhuǎn)換器等電路中，基準(zhǔn)電壓的精度直接決定著這些電路的性能[1]。這種基準(zhǔn)應(yīng)該與電源和工藝參數(shù)的關(guān)系很小，但是與溫度的關(guān)系是確定的。在大多數(shù)應(yīng)用中，所要求的溫度關(guān)系通常分為與絕對溫度成正比(PTAT)和與溫度無關(guān)2種[2]。

近年來有研究指出[3]，當(dāng)漏電流保持不變時，工作在弱反型區(qū)晶體管的柵源電壓隨著溫度升高而在一定范圍內(nèi)近似線性降低。基于該特性，帶隙基準(zhǔn)源所采用的基極-發(fā)射極結(jié)可以被工作在弱反型區(qū)的晶體管代替產(chǎn)生低溫度系數(shù)的基準(zhǔn)源[4]。文獻[5]中提到采用該設(shè)計原理的基準(zhǔn)源，利用0.13 μm工藝的低閾值電壓NMOS管和襯底調(diào)整的PMOS管實現(xiàn)其中的放大器。本文所采用的基準(zhǔn)源電路利用傳統(tǒng)帶隙基準(zhǔn)源的核心電路原理，通過飽和狀態(tài)MOS等效電阻對PTAT電流動態(tài)反饋補償，基本實現(xiàn)了基準(zhǔn)源的穩(wěn)定要求。

1 帶隙基準(zhǔn)源的基本原理

帶隙基準(zhǔn)源可以在0～70 ℃的溫度范圍內(nèi)有10 ppm/℃的溫度系數(shù)[6]。由室溫下溫度系數(shù)為-2.2 mV/℃的PN結(jié)二極管產(chǎn)生電壓為VBE。同時也產(chǎn)生一個熱電壓VT(VT=kT/q)，其與絕對溫度(PTAT)成正比，室溫下的溫度系數(shù)[7]為0.085 mV/℃，則輸出電壓為:

VREF=VBE+KVT (1)

將式(1)對溫度求導(dǎo)，用VBE和VT的溫度系數(shù)求出理論上不依賴于溫度的K值。為了達到所希望的性能，更詳細(xì)地分析VBE與溫度的關(guān)系是必須的。帶隙基準(zhǔn)就是將負(fù)溫度系數(shù)的電壓與正溫度系數(shù)的電壓加權(quán)相加來抵消溫度對輸出電壓的影響。

1.1 負(fù)溫度系數(shù)電壓的產(chǎn)生[7]

雙極晶體管的基極-發(fā)射極電壓具有負(fù)溫度系數(shù)，或者說PN結(jié)二極管的正向電壓具有負(fù)溫度系數(shù)。從文獻[8]可得到與溫度的關(guān)系式:

VBE(T)=VBG-(VBG-VBEO)TT0-(η-α)VTlnTT0 (2)

式中:η為與三極管結(jié)構(gòu)有關(guān)的量，其值大約為4;α為與流過三極管的電流有關(guān)的一個量，當(dāng)PTAT電流流過三極管時α為1，當(dāng)與溫度不相關(guān)的電流流過三極管時為0;T0為參考溫度;VBG為硅的帶隙電壓。由式(1)可以看出VBE是一個具有負(fù)溫度系數(shù)的電壓。

1.2 正溫度系數(shù)電壓的產(chǎn)生

兩個三極管工作在不同的電流密度下，它們的基極-發(fā)射極電壓的差值與絕對溫度成正比。如果兩個同樣的三極管(IS1=IS2)，偏置的集電極電流分別為nI0和I0，并忽略他們的基極電流，那么:

ΔVBE=VBE1-VBE2=VTlnnI0IS1-VTlnI0IS2=Kln nqT(3)

式中:ΔVBE表現(xiàn)出正溫度系數(shù)，而且此溫度系數(shù)是與溫度無關(guān)的常量。

1.3 一階溫度補償帶隙基準(zhǔn)源[8]

將正、負(fù)溫度系數(shù)的電壓加權(quán)相加，就可以得到一個近似與溫度無關(guān)的基準(zhǔn)電壓。常見的一階可調(diào)基準(zhǔn)源電路如圖1所示。

IM1=IR0+IQ1=VBE1R0+1R1VTln N (4)

VBEF =IM3R3=IM1R3=(VBE1R0+1R1VTln N)R3

=[VBE1+(R0R1)VTln N]R3R0(5)

式中:N為Q2與Q1的發(fā)射結(jié)面積之比，式(4)中第一項具有負(fù)的溫度系數(shù)，第二項具有正、負(fù)溫度系數(shù)，合理設(shè)計R0與R1的比值和N的值，就可以得到在某一溫度下的零溫度系數(shù)的一階基準(zhǔn)電壓。式(5)中方括號內(nèi)是約為1.25 V的一階溫度無關(guān)基準(zhǔn)電壓，通過調(diào)節(jié)R2/R0的比值，可以得到不同大小的基準(zhǔn)電壓。

圖1 一階可調(diào)基準(zhǔn)源電路

2 電路結(jié)構(gòu)及原理分析

圖2為本文設(shè)計的基準(zhǔn)源整體電路圖，包含帶隙核心電路、反饋補償電路和啟動電路。其中虛框a為帶隙核心電路，虛框b為偏置及反饋補償電路，虛框c為基準(zhǔn)源啟動電路。

圖2 基準(zhǔn)源整體電路圖

2.1 帶隙核心電路

圖2中，由MP1～MP3，MN1，MN2，R1，R2和Q1，Q2組成的電路構(gòu)成帶隙核心電路。輸入晶體管的偏置電流由PMOS電流源提供，可通過減小其電流，而不是減小其寬長比來降低負(fù)載器件的gm，從而增加其差動放大增益。

其中MP1，MP2，MN1，MN2均工作在飽和狀態(tài)，MP1，MP2復(fù)制了Iout，從而確定了IREF。從本質(zhì)上講，IREF被“自舉”到Iout。選擇一定的MOS管尺寸，如果忽略襯底溝長長度調(diào)制效應(yīng)，則有Iout=KIREF，因為每個二極管連接的器件都是由一個電流源驅(qū)動的，故IREF和Iout與VDD無關(guān)，左右兩支路永遠(yuǎn)維持這兩個電流值。雙極晶體管Q1和Q2工作在不同的電流密度下，它們的基極與發(fā)射極間的電壓差與絕對溫度成正比。將與電源無關(guān)的偏置電路與雙極晶體管結(jié)合，得到帶隙核心電路。

假設(shè)MP1，MP2 和MN1，MN2均為相同的對管，將PTAT電流IP3加到基極-發(fā)射極電壓上，因此輸出電流為:

IPTAT=ΔVBER1=VTln NR1 (6)

PTAT基準(zhǔn)電流IMP3PTAT(與絕對溫度成正比)通過R3產(chǎn)生輸出基準(zhǔn)電壓。

2.2 自偏置電路及反饋補償電路[9]

為了提高電源電壓抑制，該設(shè)計對核心電路和運放的電源電壓進行了調(diào)節(jié)，由MOS管的電流電壓特性可知，當(dāng)VDS≥VG-VTH時器件工作在飽和區(qū)，有:

ID=12μnCox(WL)(VGS-VTH)2 (7)

對其求導(dǎo)得:

gm=IDVGS|VDS=μnCox(WL)(VGS-VTH) (8)

式中:VGS為柵源電壓;VTH為閾值電壓。

因為柵漏短接，故MN3，MN5一定處于飽和狀態(tài)，它們均可作為一個阻值由過驅(qū)動電壓控制的等效電阻，定義MN3和MN5的等效電阻分別為RN3和RN5，則可將MN3與R3視為并聯(lián)電阻RX，如果VOUT增大，則RN3減小，并聯(lián)電阻RX減小，從而使PTAT基準(zhǔn)電流通過MN3分流一部分;同樣原理適用于MN5和MN6，達到抑制補償輸出電壓，使基準(zhǔn)源輸出電壓穩(wěn)定。其中MP4和MP5為MN3提供偏置電流，但使用這種“自偏置電路”會帶來電路的啟動問題。

2.3 啟動電路

在基準(zhǔn)源電路中需要啟動電路使得系統(tǒng)上電時電路能夠進入正常的工作狀態(tài)，而自偏置放大器電路往往也存在啟動問題。當(dāng)電路處于非工作狀況時，放大器的輸入端電壓初始值為零，而輸出電壓由于寄生電容的存在可能位于一個比較高的電勢，當(dāng)電源接通后不但放大器的偏置電路為截止?fàn)顟B(tài)，而且基準(zhǔn)源的核心電路也無法正常啟動。本文設(shè)計的啟動電路則可以同時滿足放大器和核心電路的啟動要求，它由MP6～MP8，MN7，MN8，R4，R5構(gòu)成。

當(dāng)電源接通后，啟動電路提供了放大器輸出端到地的通路，從而拉低了核心電路中MP1～MP3的柵極電勢，放大器的偏置電路開始工作，同時基準(zhǔn)源的MP1和MP2支路中流過的電流也隨之增大，使得放大器的輸入端電勢上升，這樣放大器進入高增益工作區(qū)，帶動基準(zhǔn)源電路開始正常工作。

電路剛啟動時，使MP7和MP8飽和，保證MN8柵極有足夠高的開啟電壓，當(dāng)MN8導(dǎo)通時， 一個小的導(dǎo)通電流流過運放， 啟動帶隙電路。電路開啟后， 虛框b部分電流鏡像電路將輸出電流進行鏡像，給啟動電路提供偏置，偏置電流使MP6導(dǎo)通，從而MN7的柵極電壓升高， MN7導(dǎo)通，由于MN8的電阻很大，導(dǎo)致MN7漏極電壓很低，從而關(guān)斷MN8，使啟動電路(虛框c)兩端電壓降低而停止工作。

3 仿真結(jié)果與分析[10]

圖3說明了該基準(zhǔn)源對電壓的抑制效果。根據(jù)仿真數(shù)據(jù)，在所取5～10 V的輸出電壓范圍經(jīng)計算基準(zhǔn)電壓電源抑制比為82 dB。圖4為Cadence下的溫度仿真曲線，根據(jù)所要求取的溫度范圍在-25～+120 ℃，計算得溫度系數(shù)為:TCF=7.427 ppm/℃。

圖5為整體電路的版圖設(shè)計[11]，面積近似為0.022 mm2。

4 結(jié) 語

本文通過對傳統(tǒng)帶隙基準(zhǔn)源的基本原理分析，設(shè)計的基準(zhǔn)電路工作電壓為5～10 V，通過飽和狀態(tài)MOS等效電阻對PTAT電流反饋補償，得到了82 dB的電源電壓抑制比和低于7.427 ppm/℃的溫度系數(shù)，版圖面積0.022 mm2。該電路產(chǎn)生的基準(zhǔn)源電壓基本滿足普通應(yīng)用要求。

圖3 基準(zhǔn)電壓與電源的關(guān)系曲線

圖4 溫度仿真曲線

圖5 整體版圖設(shè)計

參考文獻

[1]陳友福，李平，劉銀，等.一種新型的BiCMOS帶隙基準(zhǔn)電壓源[J].微電子學(xué)，2006，36(3):381-384.

[2]畢查德#8226;拉扎維.模擬CMOS集成電路設(shè)計[M].西安:西安電子科技大學(xué)出版社，2002.

[3]ALLEN Phillip E. HOLBERG Douglas R. CMOS模擬集成電路設(shè)計[M].北京:電子工業(yè)出版社，2006.

[4]FILANOVSKY I M，ALLAM A. Mutual compensation of mobility and threshold voltage temperature effects with applications in CMOS circuits[ J] . IEEE Trans Circuits Syst I

，2001，48(7):876-882.

[5]YTTERDAL T. CMOS bandgap voltage reference circuit for supply voltages down to 0.6 V[ J] . Electron Lett.， 2003，39(20):1427.

[6]RAZAVI B. Design of analog CMOS integrated circuits [ M] . New York: McGraw-Hill Companies， 2001:377-404.

[7]SANSEN W M. Analog design essentials [M] . Netherlands:Springer， 2006.

[8]WILLY Sansen.模擬集成電路設(shè)計精粹[M].北京:清華大學(xué)出版社，2008.

[9]HOON Siew Kuok. An improved bandgap reference with high power supply rejection[ J] . IEEE， 2008， 47(2): 297-302.

[10]GIUSTOLISI G， PALUMBO G. Detailed frequency analysis of power supply rejection in brokaw Bandgap[ C] //Proc.IEEE Intl.Symp.Circ.and Syst.[ S.l.] : IEEE. 2001: 1731-1734.

[11]ALAN Hastings.模擬電路版圖藝術(shù)[M].王志功，譯.北京:清華大學(xué)出版社，2007.