基于ＦＰＧＡ的計時系統的設計

李　瑞

摘 要:可編程片上系統(System On a Programmable Chip, SOPC)是Altera公司提出來的一種靈活、高效的片上系統(System On Chip, SOC)解決方案。它結合了片上系統和現場可編程門陣列(Field Programmable Logic Array, FPGA)各自的特點,是一個嶄新的、富有生機的嵌入式系統設計技術研究方向。

關鍵詞:可編程片上系統;現場可編程門陣列;計時系統;NIOS II處理器

中圖分類號:TD31

文獻標識碼: A

文章編號:1005-569X(2009)06-0097-02

1 引 言

在集成電路(IC)發展初期,電路設計都是從器件的物理版圖設計入手。后來出現了集成電路單元庫(Cell-Lib),使得集成電路設計從器件級進入邏輯級,極大地推動了IC產業的發展。不過,集成電路只有安裝在整機系統中才能發揮它的作用。IC芯片是通過印刷電路板(PCB)等技術實現整機系統的。盡管IC的速度可以很高,功耗可以很小,但由于PCB板中IC芯片之間的連線延時、PCB板可靠性及重量等因素的限制,整機系統的性能受到了很大的限制。隨著系統向高速度、低功耗、低電壓和多媒體、網絡化、移動化的發展,系統對電路的要求越來越高。傳統集成電路設計技術已無法滿足性能日益提高的整機系統的要求。同時,由于IC設計與工藝技術水平提高,集成電路規模越來越大,復雜程度越來越高,整個系統已可以集成在一個芯片上。目前已經可以在一個芯片上集成108～109個晶體管。SOC就是在這種條件下應運而生的。

2 嵌入式系統開發概述

2.1 嵌入式系統簡介

嵌入式系統是指以應用為中心,以計算機技術為基礎,軟件硬件可剪裁,適應應用系統對功能、可靠性、成本、體積、功耗嚴格要求的專用計算機系統。它主要由嵌入式微處理器、外圍硬件設備、嵌入式操作系統以及用戶應用軟件等部分組成。

2.1.1 嵌入式操作系統以及用戶應用軟件

嵌入式處理器的應用軟件是實現嵌入式系統功能的關鍵,對嵌入式處理器系統軟件和應用軟件的要求也和通用計算機有所不同。

首先,軟件要求固化存儲。為了提高執行速度和系統可靠性,嵌入式系統中的軟件一般都固化在存儲器芯片或單片機本身中,而不是存儲與磁盤等載體中。

其次,軟件代碼高質量、高可靠性。盡管半導體技術的發展使處理器速度不斷提高、片上存儲容量不斷增加,但在大多數應用中,存儲空間仍然是寶貴的,還存在實時性的要求。為此要求程序編寫和變異的質量高,以減少程序二進制代碼長度、提高執行速度。

最后,系統軟件為多任務高實時性的。在多任務的嵌入式系統中,對重要性各不相同的任務進行統籌兼顧與合理調度是保證每個任務及時執行的關鍵,單純同過提高處理器速度是無法完成和沒有效率的,這種任務調度只能由優化編寫的系統軟件來完成,因此系統軟件的高實時性是基本要求。而多任務操作系統則是知識集成的平臺和走向工業標準化道路的基礎。

2.2 嵌入式系統的特點

嵌入式系統是集軟件、硬件于一體的高可靠性系統。

嵌入式系統是資源開銷小的高性能價格比系統。嵌入式系統的發展離不開應用,應用的共同要求是系統資源開銷小,性價比高。

嵌入式系統是功能強大、使用靈活方便的系統 嵌入式系統應用的廣泛性,要求該系統通常是無鍵盤、無需編程的應用系統,使用它應如同使用家用電器一樣方便。

3 基于FPGA和 NIOS II計時/計數工程的設計與實現

3.1系統軟件設計

系統軟件主要完成:系統初始化、時間顯示、按鈕中斷處理,時間的累加與設置等功能。

圖1系統軟件流程圖

3.1.1系統的時間的顯示

由于開發環境的限制,而且沒有LCD的支持,所以只能用4個7段數碼顯示管來顯示時鐘。4個數碼管分成兩組,每組2個數碼管,一組顯示分鐘,一組顯示時鐘,每個數碼管顯示一位數字,剛好完成分鐘和時鐘的顯示。

7段數碼管的原理如圖2所示:

圖27段數碼管

每個7段數碼管由與一個8位的并行I/O接口相連,所以需要一個8位的無符號數來控制(alt_u8)類型,每一位控制相應的a,b,c,d,e,f,g,dp為以下為每位對應的控制關系,如圖3所示

圖3 7段數碼管的控制位

由于1表示燈不亮,0表示燈亮,這樣數字0就由0x81表示,即10000001除了g和dp不亮其他的都亮。

將0-F這16個數所對應的編碼依次放在一個數組中,取出當前是中的得高位與低位low和high,然后通過:data=segments[low]|(segments[high]<<8來將數據整合成一個16位的數字輸出到端口。

3.2 時間的設置

時間的控制通過中斷完成。在SOPC Builder中設置button_pio就定義了關于button_pio的用戶中斷(NIOS II處理器最多支持64個異常,有32個外部中斷輸入),系統生成時會為用戶自定義的中斷分配相應的中斷號和中斷優先級。NIOS II中斷向量表提供了指向中斷服務程序的指針,通過修改中斷向量表可以改變相應中斷的中斷處理子程序。

4 結語

本系統時基于FPGA,采用Altera提供的全套軟硬件開發平臺所設計的一個可編程片上系統(SOPC)。本系統主要的特點和功能如下:

系統應用廣,擴展性強:計時功能是很多系統的必備功能。

系統開發周期短,成本低:系統由SOPC Builder構建,大大縮短了硬件設計的時間,有效的降低了成本

系統靈活性強:可編程片上系統相對于片上系統(SOC)最大的優勢在于它的靈活性,用戶如果要對系統作功能擴展可以輕松實現。

系統交互性強:系統時間設置方法和普通電子手表的時間設置方法相同,用戶可以輕松上手。

參考文獻:

[1] 黃智偉.FPGA系統的設計與實踐[M].北京:電子工業出版社,2005.

[2] 趙雅興.FPGA原理、設計與應用[M].天津:天津大學出版社.1999.

[3] 于楓, 張麗英, 廖宗建.ALTERA可編程邏輯器件應用技術[M].北京:科學出版社,2004.

[4] 張大撥.嵌入式系統原理、設計與應用[M].北京:機械工業出版社,2005.

[5] Altera Corporation. Nios II Hardware DevelopmentTutorial.http://www.altera.com.cn.

[6] Altera Corporation. Nios II Processor Reference Handbook.http://www.altera.com.cn.

[7] Altera Corporation. Stratix GX FPGA Family data sheet.http://www.altera.com.cn.