基于Cadence的PCB設計

合肥 230001)

摘要:利用Cadence軟件的Allegro系統互聯平臺可以完成PCB設計流程。PCB設計從原理圖輸出到PCB設計環境中開始，并由原理圖設計來約束、決定。該文介紹了在Allegro SPB15.2版本中，利用CaptureCIS和PCB Editor互聯平臺進行PCB設計的方法和流程。

關鍵詞:Cadence;Allegro SPB15.2;PCB設計;Capture CIS;PCB Editor;互聯平臺

中圖分類號:TP311文獻標識碼:A文章編號:1009-3044(2009)36-10278-02

PCB Design Based on Cadence

LI Han1， HUANG Lun-wen1， CHEN Tian-chi2

(1.Anhui Sun-Create Electroincs CO.， LTD， Hefei 230036， China; 2.Anhui Value-added Business Operation Center Of China Telecom Co.， Ltd， Hefei 230001， CHina)

Abstract: As a part of software Cadence， Allegro can be employed in designing PCB， which starts from output of schematic diagram that constraints PCB design， then goes into the PCB designing environment. This paper introduces the methods and procedures of PCB design on the interaction platform of Capture CIS and PCB Editor in Allegro SPB 15.2.

Key words: Cadence; Allegro SPB15.2; PCB design; Capture CIS; PCB Editor; interaction platform

Cadence軟件是美國Cadence公司出品的一個大型EDA軟件，其功能十分強大，可以進行專用集成電路(ASIC)設計、FPGA設計和PCB設計。目前，Cadence軟件產品分為4個平臺，分別為Incisive功能驗證平臺，Encounter數字IC設計平臺，Virtuoso定制設計平臺和Allegro系統互連設計平臺。其中，Allegro系統互連設計平臺是能夠協同設計高性能集成電路、封裝和PCB的平臺。本文將以Cadence Allegro SPB 15.2版本作為設計工具，介紹由原理圖設計輸入到PCB輸出的一般流程。

1 原理圖的設計

在SPB15.2的原理圖設計工具包括ConceptHDL和CaptureCIS。本文將介紹利用CaptureCIS進行原理圖設計的一般方法。

CaptureCIS的設計流程如圖1所示。

1.1 設置原理圖設計環境

CaptureCIS的原理圖環境參數包括系統屬性和設計模板設置兩大類。

在“系統屬性”選項中，可以設置顏色，柵格顯示模式，放大縮小倍數，原理圖和元器件的選擇模式，文本編輯器等參數。

在“設計模板參數”設置中，可以調整設計中各種字體，設定標題欄內容，設置圖紙、邊框，以及階層的屬性等等。

1.2 新建Project和原理圖繪制

CaptureCIS的Project用來管理相關文件及屬性。在菜單欄中選擇file>new>Project，進行原理圖設計時，選中“Schematic”。在 “Name”中輸入工程名稱，在“Location”中填寫工程所在的路徑。

填寫完成后點擊確定，Capture就會自動生產該工程的原理圖文件目錄。同時，Capture會自動創建*.dsn、*.opj等相關文件。

接下來，點擊進入Schematic窗口，進行原理圖繪制。通常情況下，一個大的原理圖在設計時會根據功能劃分為不同的模塊，各部分的原理圖分別繪制，并根據功能命名。在Schematic目錄下，可以進行各原理圖的添加和重新命名。

1.3 原理圖的后續處理

原理圖繪制好之后，需要對整個設計進行DRC檢測，生成網表和材料清單等。CaptureCIS在對原理圖進行后續處理時，必須切換到專案管理窗口下，并且選中*.DSN文件。

進行DRC檢測時，點擊菜單欄中Tools>Design Rules Check，然后在彈出的對話框中進行設置。

DRC檢查能夠根據設計人員指定規則對PCB板進行檢測。檢測結束后，系統將會輸出相應檢查報告，列出原理圖設計中錯誤信息，并在原理圖相應位置顯示。

對原理圖進行DRC檢測并修改沒有錯誤后，接下來就可以生成整個電路圖的網絡表了。

由于我們利用CaptureCIS和Allegro PCB Editor聯合平臺進行PCB的設計，因此用CaptureCIS生成網表文件時，需要選定的類型是“Allegro”。

在對話框中選定生成網表文件的路徑，點擊確定，系統會生成Allegro PCB Editor 進行PCB設計所需要的3個文件，分別為pstxnet.dat(網表文件)，pstxprt.dat(邏輯元件與其物理元件之間對應關系文件)，pstchip.dat(原理圖中元件的物理封裝說明文件)。

除了進行DRC檢測與生成網絡表外，對原理圖的后續處理還包括生成元件清單等。

2 PCB的設計

相對于原理圖的設計來說，PCB設計是項目的后端。本文中PCB設計是從Capture CIS輸出到PCB Editor環境中開始的，并由原理圖設計來約束、決定。PCB的設計流程主要分為準備工作、網表輸入、布局、布線、設計檢查、設計輸出幾個步驟。

2.1 準備工作

在PCB Editor設計環境下，需要進行的準備工作有，加載所需元件封裝庫，

即和原理圖各元件屬性相對應的器件封裝、加載所需焊盤、創建所需的符號(包括機械、規格等)。

2.2 網表輸入

在PCB Editor設計界面，打開*.brd的PCB文件后，首先要用File>Import>logic命令輸入由原理圖生成的網絡表文件。在網表輸入無誤之后，設計中所需元件及其電氣連接關系就全部加載到PCB編輯界面了。

2.3 PCB的布局

在布局布線開始之前，要設計好PCB的板框，即Outline。如果沒有Outline，

元器件將無法放置。另外，需要設定PCB的疊層，制定PCB的設計約束和規則，如不同種類信號線的寬度，走線間距，過孔尺寸，走線顏色等等。

利用手動或者自動放置方法將元器件一一加載到PCB板框周圍后，接下來進行元器件的布局。在PCB設計中，布局是一個重要環節，布局好壞將直接影響布線的效果以及最終產品的電氣性能。

Allegro布局的方式分為交互式布局和自動布局，但在使用過程中普遍采用的仍然是交互式布局。交互式布局時，應遵守以下的原則:1)首先要完成需要定位元件的定位，再按照“先大后小，先難后易”的原則進行布局;2)參考原理圖，以功能單元的核心元件為中心，圍繞核心元件進行布局;3)總的連線盡可能短，關鍵信號線最短;高電壓、大電流信號與小電流、低電壓弱信號完全分開;模擬與數字信號分開;高頻與低頻信號分開;高頻元件的間隔要充分;4)BGA與相鄰元件的距離>5mm，其它貼片元件相互間的距離>0.7mm;貼裝元件焊盤的外側與相鄰插裝元件的外側距離大于2mm;5)使用同一種電源的器件盡量放在一起，以便于電源分隔;6)發熱元件一般應均勻分布，以利于單板和整機的散熱。7)整體布局應考慮焊接方式和焊接方向，按照均勻分布、重心平衡、版面美觀的標準優化布局。

2.4 PCB布線

布線是將邏輯連接轉換為物理連接的過程，包括連線、過孔、焊盤、弧線、填充、多邊形覆銅和電源層等。Allegro的布線方式分為自動布線和交互式布線兩種。

2.4.1 Allegro的布線方法

在對PCB的元器件進行合理的布局后，點擊Route>Connect命令，開始進

行手動布線。布線時要優先處理好電源和地的導線，再處理重要的信號線如高速、時鐘信號線，最后處理普通信號線。在相鄰的兩層，要選擇相互垂直的方向來布線，盡量縮短線與線之間的平行距離。Allegro布線功能強大，除了普通布線功能外，還具有推線、蛇形線、平滑線等修線功能。

手動布線的一般原則如下:1)電源線、地線、印制電路板導線對高頻信號應保持低阻抗;2)對A/D轉換類器件，數字部分與模擬部分地線寧可統一也不要交叉;3)弱信號電路，低頻電路周圍不要形成電流環路;4)I/O驅動電路應盡量靠近印制電路板邊的接插件，讓其盡快離開PCB;5)用地線將時鐘區圈起來，時鐘線盡量短，時鐘發生器盡量靠近到用該時鐘的元件;6)任何信號都不要形成環路，如不可避免，讓環路區盡量小;7)時鐘、總線、片選信號要遠離I/O線和接插件;8)盡量減少PCB導線的不連續性，導線寬度不要突變，導線拐角應大于90°，禁止環狀布線;9)為減少線間串擾，應保證線間距足夠大。當線中心間距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規則。為了減少電源層和地層的邊沿效應，可以將電源層內縮20H(H為電源和地之間的介質厚度)，這樣就能將70%的電場限制在接地層邊沿內。

2.4.2 覆銅

在Allegro中，覆銅可以分為正片覆銅和負片覆銅。其中正片覆銅方式直觀，

無需特殊的flash符號，但是在布局改變時需要更新正片覆銅且數據量大，特別是整板的正片覆銅。負片覆銅在選擇覆銅區域時十分靈活，能自動適應動態的布局修改且數據量小，但必須建立flash符號。

布線完成后，在菜單欄中選擇Shape可以進行各種形式的覆銅。在信號層進行正片覆銅，是為了將引腳分布很少的電源進行連接，或者對頂層和底層做敷地處理以滿足屏蔽的要求。負片覆銅是在平面層，即對電源層和地層做覆銅處理，以減少光繪文件的數據量。

在覆銅完成后，還需要刪除孤島，在Allegro中，還可以根據需要編輯覆銅的邊界，更改覆銅的大小，直至得到符合要求的覆銅。

3 設計文件的輸出

在PCB設計完成以后，要生成各類輸出文件，用于PCB的生產和加工。

Allegro的設計文件輸出包括:光繪文件輸出、鉆孔文件輸出及報告文件輸出等。

菜單欄的Manufacture目錄是用來生成PCB加工文件的。

3.1 光繪文件的輸出

光繪文件又稱Artwork，是PCB繪制完成后，提供給印制板加工廠的底片文件。Allegro PCB Design菜單欄Manufacture>Artwork選項用來設置輸出光繪文件。一個PCB的光繪文件包括每個布線層的光繪，每個平面層的光繪，Top阻焊層的光繪，Bottom阻焊層的光繪，Top絲印層的光繪和Bottom絲印層的光繪。

Allegro的光繪文件擴展名為.art。

3.2 鉆孔文件輸出

Allegro PCB Design中鉆孔文件由菜單欄Manufacture>NC選項來產生，其中NC Parameter進行鉆孔參數設置，NC Drill用來生成鉆孔文件，鉆孔文件擴展名為.drl。鉆孔文件，參數文件與光繪文件對于PCB的生產必不可少。

4 結束語

本文研究了利用Cadence Allegro SPB15.2進行PCB設計的一般過程。介紹了Allegro SPB15.2版本中的Capture CIS和PCB Editor互聯平臺，以及利用Capture CIS進行原理圖設計的步驟，怎樣從原理圖輸入到PCB Editor中，在PCB Editor中進行PCB的布局，布線和注意事項，以及PCB生產文件的輸出方法。

參考文獻:

[1] 易鴻.Allegro15.x學習與使用[M].北京:清華大學出版社，2005.

[2] Johnson H，Graham M.高速數字設計[M].沈立，朱來文，陳宏偉，等，譯.北京:電子工業出版社，2005.

[3] 周潤景.Cadence PCB設計與制板[M].北京:電子工業出版社，2005.

[4] EDA先鋒工作室人員.Cadence Concept HDLAllegro 原理圖與PCB設計[M].北京:人民郵電出版社，2005.

[5] 郝梅，于學禹，賈建收，等.Cadence電路設計入門與應用[M].北京:機械工業出版社，2007.