ＡＶＳ視頻編解碼標準中預測編解碼技術的硬件設計與實現

摘要：AVS標準是由2002年6月成立的“數字音視頻編解碼技術標準工作組”聯合國內從事數字音視頻編解碼技術研發的科研機構和企業制定完成的，一套適應面十分廣闊的技術標準。目前，視頻解碼器的實現的主要方法有：1）基于PC的軟件實現；2）基于DSP的嵌入式系統實現；3）基于可編程邏輯器件的專用芯片實現。通用PC機非專用于視頻處理，所以實現效率不高，而DSP雖然靈活性強，但是在性能以及性價比上不及FPGA。因此，FPGA平臺是目前實現視頻應用系統的理想平臺。介紹AVS視頻壓縮標準，幀內預測部分的算法，幀內預測器系統的硬件實現；給出系統仿真和綜合情況。

關鍵詞：幀內預測；解碼器；AVS；FPGA

中圖分類號：TN91文獻標識碼：A文章編號：1009-3044(2008)24-1309-04

Research and Realization of AVS Prediction Technology

LI Di-di

(Signal and information processing， CDHK Tongji University， Shanghai 200092， China)

Abstract: AVS video standard is developed by the Audio Video Coding Standard Working Group， which was approved in June 2002. It is the first advanced audio and video coding standard with fully Intellectual Property of our country.The current implementations of video encoder are as follow: i) video encoder software on PC; ii) using DSP; iii) using FPGA. However， PC's CPU is not dedicated in video data processing so that the encoder software based on PC is not effective， and using DSP will cost more money if we need the same efficiency of FPGA. So Currently， FPGA is the perfect platform for the implementation of video encoder.The thesis emphasis on research of INTRA algorithm and the implementation of AVS video encoder. we first introduce the AVS technology，the INTRA algorithms，the hardware implementation，the Simulation and the synthesis of the system，the conclusions are made， and some further tasks are proposed.

Key words: INTRA; Encoder; AVS; FPGA

1 AVS技術簡介

1.1 AVS視頻壓縮標準簡介

AVS(Audio Video Coding Standard)際準，是《信息技術——先進音視頻編碼》系列標準的簡稱，是由我國自主提出的數字音視頻編解碼技術標準，這個標準達到了當前國際先進水平。AVS包含視頻和音頻編解碼技術標準

AVS視頻標準采用與H.264標準類似的技術框架，在性能上與H.264持平，但技術更為簡潔。AVS視頻標準制定的目標是：適應數字電視廣播、數字存儲媒體、因特網流媒體、多媒體通信等應用中對運動圖像壓縮技術的需要。

1.2 AVS的關鍵技術

AVS標準采用了一系列技術來達到高效率的視頻編碼，包括幀內預測、幀間預測、變換、量化和熵編碼等。幀間預測使用基于塊的運動矢量來消除圖像間的冗余；幀內預測使用空間預測模式來消除圖像內的冗余。再通過對預測殘差進行變換和量化消除圖像內的視覺冗余。最后，對運動矢量、預測模式、量化參數和變換系數用熵編碼進行壓縮。

在接下來的章節中，將對幀內預測的算法進行介紹。

2 AVS幀內預測算法簡介

2.1 AVS幀內預測

幀內預測是AVS的一個重要的特性。它是根據已編碼的幀內相鄰塊的像素值來預測當前編碼塊像素值，然后和原始值取殘差，對殘差進行整數變換。

AVS的預測包含亮度預測和色度預測。AVS的亮度預測和色度預測都使用8×8尺寸的預測塊為單位。與H.264不同的是，在應用相鄰塊的像素值進行預測之前，需要檢查各個參考點所對應的塊是否存在而且已經解碼，若塊存在且已經解碼，對應的點標示為“可用”，否則標示為“不可用”。當預測模式需要使用的參考點為“不可用”時，此預測模式不能使用。

下面對AVS的亮度預測和色度預測的算法進行簡單介紹。

2.1.1 亮度預測算法

AVS幀內亮度預測有5中預測模式：Vertical預測模式、Horizontal預測模式、DC預測模式、Down-Left預測模式和Down-Right預測模式。

圖1標示了AVS幀內預測模式的預測方向，標號的對應關系為：Vertical模式（模式值為0）、Horizontal模式（模式值為1）、DC模式（模式值為2）、Down-Left模式（模式值為3）、Down-Right（模式值為4）。

2.1.2 色度預測算法

色度塊幀內預測包括四種預測模式，分別為：DC模式（模式值為0）、Horizontal模式（模式值為1）、Vertical模式（模式值為2）和Plane模式（模式值為3）。其中，DC模式、Horizontal模式、Vertical模式與亮度預測算法相同。

2.1.3 幀內預測模式判決

由于亮度信號幀內預測模式有5種，需要3個比特來為其編碼。由于亮度信號幀內預測模式有5種，需要3個比特來為其編碼。為了節省編碼碼流比特數，編碼器需要從幀內預測的不同模式中選擇一個最合適的模式來進行編碼，就涉及到了預測模式的判決。

同H.264模式決策相同，AVS編碼標準同樣采用了計算預測塊和原始塊之間的SAD(絕對誤差和)來尋找最合適的預測模式的方法。編碼器將所有的預測模式遍歷一邊，算出所有模式對應的SAD值，取其中擁有最小SAD的模式作為最終選擇的模式，若有SAD相等的情況，則選擇其中預測模式標號最小的模式作為最終模式，并輸出得到此SAD的殘差數組作為后續編碼過程的輸入項。這樣，AVS僅使用2個比特即可將所采用的預測模式編碼傳輸。

而在解碼端，解碼器就需要通過模式判決的逆過程將2比特的預測模式傳輸值還原成預測所需要的3比特模式值。

3 幀內預測模塊系統硬件設計

3.1 總體結構設計

圖2是本設計采用的幀內預測系統硬件結構框圖。根據AVS幀內預測的算法，我們將整個幀內預測模塊劃分為模式預測、樣本值計算和像素值重建三個部分，預測所需的參考樣本值存放在模塊專用RAM中，參考預測模式存放在存儲預測模式RAM中。整個模塊的簡要工作過程為：首先由模式判別器從存儲預測模式RAM中取出相鄰塊預測模式并對當前塊進行模式判別；預測器依據預測模式進行幀內預測，將預測結果存入存儲預測結果RAM中；等待IDCT結果RAM同步后，將預測結果數據輸入到重建單元，最后將重建后的數據存入參考像素RAM中，將RAM中的參考樣本值更新。

圖3是幀內預測系統的狀態機描述，默認狀態是IDLE態；當整個AVS解碼器對其發出start指令后，該系統開始運行；當完成整個宏塊的預測后返回complete信號，以提示解碼器已經完成幀內預測任務。其中FSM_0_start，FSM_1_start，FSM_2_start分別是3個子狀態機的開始信號，FSM_0_finish，FSM_1_finish，FSM_2_finish分別是3個子狀態機的結束信號。這3個子狀態機分別為：FSM_0表示預測模式判決單元使用的狀態機，FSM_1表示像素點預測單元使用的狀態機，FSM_2表示重建單元使用的狀態機。

3.2 子系統結構設計

根據系統整體的設計，系統被進一步劃分為3個小的子系統。分別為預測模式判決、像素值預測和數據重建3個子系統。

3.2.1 預測模式判決

這個單元主要包括一個組合邏輯模塊和一個用來控制這個組合邏輯模塊的狀態機。

這個單元主要負責接收碼流中的預測模式值，并經由RAM中存儲的相鄰塊的預測模式對當前預測塊進行模式判決，并將判決后的預測模式傳至像素預測運算模塊，以及存儲回RAM中供下一次模式判決的時候使用。

3.2.2 像素值預測

這個單元主要包括一個組合邏輯模塊、兩塊RAM（一塊參考像素RAM和一塊預測結果RAM，后者用于重建）、一個內存數據處理模塊和一個用來控制這些模塊的狀態機。

這個單元主要負責幀內預測中最重要的像素值預測工作，它根據預測模式判決模塊中傳輸過來的預測模式，從參考像素RAM中讀取相應的參考像素，對當前的處理塊進行像素值預測。完成預測后，預測結果將被存入預測結果RAM中供重建單元進行進一步處理使用。圖中的內存數據處理單元用于將內存中讀取的不規則數據整理成符合系統要求的輸入數據。

3.2.3 重建單元

這個單元主要包括一個組合邏輯模塊、3塊RAM和一個用來控制組合邏輯的狀態機。

這個單元主要負責像素值預測之后的重建工作，將在編碼端從像素點像素值中分離出去的IDCT數據還原到像素值中，形成最后解碼的像素點數據。完成重建后，重建結果將被存入重建結果RAM中作為整個幀內預測模塊的輸出，以及存儲回參考像素RAM中供隨后需要預測的塊使用。

4 仿真與綜合結果

4.1 仿真結果

設計使用ModelSim仿真輔助調試工具查看波形，限于篇幅，這里只列出一部分模塊的仿真波形。

4.1.1 功能仿真結果

仿真過程中，我們將Rebuild_result_RAM中存儲的內容在每個塊預測結束時打印至文本文件，同時將相同的視頻碼流加入到我們采用的軟件模型并打印與我們仿真相應的部分內容，將兩者進行比較。至模塊完成時，已成功完成一個完整視頻碼流的數據對比，結果完全相同。

4.1.2 時序仿真結果

圖4顯示了整個幀內預測模塊的時序仿真部分波形。從圖中可以看到當前解碼進行到一幅圖像中的第86個宏塊。Rebuild模塊正在向重建結果內存Rebuild_result_RAM中寫入數據，其他子模塊也都工作正常，rdb_rslram_wr、rdb_rslram_wraddr、rdb_rslram_wrdata分別表示Rebuild_result_RAM的寫使能、寫地址和寫數據。

與功能仿真一樣，我們也同樣將Rebuild_result_RAM中存儲的內容在每個塊預測結束時打印至文本文件，同時將相同的視頻碼流加入到我們采用的軟件模型并打印與我們仿真相應的部分內容，將兩者進行比較。由于后仿真速度緩慢，條件有限，至模塊完成時，我們已成功完成3種不同類型的圖像幀數據對比，并完成了一個連續5圖像幀流的數據對比，結果也完全相同。

4.2 綜合

對幀內預測器作綜合時，我們選擇了Altera公司的Stratix II工藝，EP2S60F672C5ES綜合庫。圖5顯示了綜合后的時序報告。

綜合后面積報告以及布線報告限于篇幅略去。

5 結束語

設計通過FPGA開發板，對AVS編解碼技術進行了實現。整個設計使用Verilog HDL語言設計完成，采用層次化、模塊化的設計思路，將整個幀內預測器劃分為多個功能模塊，單獨設計驗證；最后將整個預測器連入AVS視頻解碼器系統，并下載到FPGA開發辦進行硬件仿真和驗證。

參考文獻：

[1] 畢厚杰. 新一代視頻壓縮編碼標準——H.264/AVC[M].北京:人民郵電出版社，2005.

[2] Richardson E G，著，歐陽合，韓軍，譯.H.264和MPEG－4視頻壓縮[M].北京:人民郵電出版社，2005.

[3] 梁凡.AVS視頻標準的技術特點[J].電視技術.2005，(7):12-15.

[4] 虞露，胡倩，易峰.AVS視頻的技術特點.電視技術.2005，(7):8-11.

[5] 尚克，邵衛東.圖像和視頻編碼技術的發展[J].電腦知識與技術，2005，(36):174-176，178.