基于ＦＰＧＡ的ＱＤＰＳＫ調(diào)制解調(diào)技術(shù)的研究及實(shí)現(xiàn)

摘要：本文簡(jiǎn)述了調(diào)制解調(diào)系統(tǒng)的發(fā)展現(xiàn)狀及FPGA的相關(guān)知識(shí)，介紹了QDPSK調(diào)制解調(diào)系統(tǒng)的理論算法，提出了QDPSK解調(diào)調(diào)制系統(tǒng)的具體實(shí)現(xiàn)方法。

關(guān)鍵詞：FPGA；QDPSK；調(diào)制解調(diào)技術(shù)

中圖分類(lèi)號(hào)：TP311文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1009-3044(2008)20-30237-03

The Research and Implementation of the Modem Technology QDPSK Vased on FPGA

WANG Lei， LI Yan-feng

(Tianjin Industry University， Information and Communication Engineering Institute， Tianjin 300160， China)

Abstract: This paper describes the modem system and the development of the FPGA-related knowledge， introduced the QDPSK modem systems theory algorithm， the QDPSK demodulator modulation system to achieve the specific method.

Key words: FPGA; QDPSK; Modem technology

1 引言

隨著超大規(guī)模集成電路的發(fā)展，尤其是微電子技術(shù)和計(jì)算機(jī)技術(shù)的迅猛發(fā)展和廣泛應(yīng)用，數(shù)字化成為目前通信技術(shù)發(fā)展的趨勢(shì)，它具有可靠性高，靈活性強(qiáng)，易大規(guī)模集成等優(yōu)點(diǎn)，日益受到重視。目前，數(shù)字化的手段主要有專(zhuān)用集成電路(ASIC)和通用數(shù)字信號(hào)處理器(DSP)。專(zhuān)用集成電路是一種“硬”的設(shè)計(jì)方法，其優(yōu)點(diǎn)是處理速度快，缺點(diǎn)是靈活性差。DSP是一種“軟”的設(shè)計(jì)方法，它能完成十分復(fù)雜的算法，使用靈活，易實(shí)現(xiàn)模塊化，缺點(diǎn)是受處理器速度的限制?，F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)提供了實(shí)現(xiàn)數(shù)字信號(hào)處理的第三種解決方案，它結(jié)合了以上兩種方式的優(yōu)勢(shì)，既具有很高的處理速度，又具有一定的靈活性。

調(diào)制在通信系統(tǒng)中具有重要的作用。通過(guò)調(diào)制，不僅可以進(jìn)行頻譜搬移，把調(diào)制信號(hào)的頻譜搬移到所希望的位置上，從而將調(diào)制信號(hào)轉(zhuǎn)換成適合于信道傳輸或便于信道多路復(fù)用的已調(diào)信號(hào)，而且它對(duì)系統(tǒng)得傳輸有效性和傳輸可靠性有著很大的影響。調(diào)制方式往往決定了一個(gè)通信系統(tǒng)的性能。相對(duì)于通信系統(tǒng)發(fā)射端的調(diào)制過(guò)程，在通信系統(tǒng)接收端則需要調(diào)制的逆過(guò)程—解調(diào)，它是從已調(diào)制的信號(hào)中恢復(fù)出原來(lái)調(diào)制信號(hào)的過(guò)程。解調(diào)方法大致有相干解調(diào)和非相干解調(diào)兩類(lèi)。一般而言，相干解調(diào)性能比非相干解調(diào)好，但是在某些場(chǎng)合由于非相干解調(diào)的電路簡(jiǎn)單而采用非相干解調(diào)。

2 FPGA的基本結(jié)構(gòu)

FPGA的發(fā)展非常迅速，形成了各種不同的結(jié)構(gòu)。按邏輯功能塊的大小，F(xiàn)PGA可分為細(xì)粒度FPGA和粗粒度FPGA。細(xì)粒度FPGA的邏輯功能塊較小，資源可以充分利用，但連線(xiàn)和開(kāi)關(guān)多，速度慢；粗粒度FPGA的邏輯功能塊規(guī)模大，功能強(qiáng)，但資源不能充分利用。從邏輯功能塊的結(jié)構(gòu)上分類(lèi)，可分為查找表結(jié)構(gòu)、多路開(kāi)關(guān)結(jié)構(gòu)和多級(jí)與非門(mén)結(jié)構(gòu)。根據(jù)FPGA內(nèi)部連線(xiàn)的結(jié)構(gòu)不同，可分為分段互聯(lián)型和連續(xù)互聯(lián)型。根據(jù)編程方式，F(xiàn)PGA可分為一次編程和可重復(fù)編程兩種。FPGA一般可由三種可編程電路和一個(gè)用于存放編程數(shù)據(jù)的SRAM組成，這三種可編程電路是：可編程邏輯塊(CLB)、輸入/輸出模塊(IOB)和互聯(lián)資源(IR)。CLB是FPGA的主要組成部分，是實(shí)現(xiàn)邏輯功能的基本單元。它主要是由邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器等電路組成。IOB提供了器件引腳和內(nèi)部邏輯陣列之間的連接，通常排列在芯片的四周。其主要是由輸入觸發(fā)器、輸入緩沖器、輸出觸發(fā)/鎖存器和輸出緩沖器組成。每一個(gè)IOB控制一個(gè)引腳，可被配置為輸入、輸出活雙向I/O功能?？删幊袒ヂ?lián)資源包括各種長(zhǎng)度的金屬連線(xiàn)和一些可編程連接開(kāi)關(guān)，它們將各個(gè)CLB之間和IOB之間互相連接起來(lái)，構(gòu)成各種復(fù)雜功能的系統(tǒng)。

FPGA的主要用途有兩個(gè)方面：一是作為ASIC設(shè)計(jì)的快速原型系統(tǒng)，由于生產(chǎn)ASIC的費(fèi)用非常昂貴，而FPGA的開(kāi)發(fā)費(fèi)用要小得多；二是驗(yàn)證新算法的物理實(shí)現(xiàn)。很多應(yīng)用場(chǎng)合，設(shè)計(jì)人員提出一些新的算法，為了驗(yàn)證算法硬件的可實(shí)現(xiàn)性和算法的正確性，通常用FPGA作為實(shí)現(xiàn)的一種載體。FPGA由于開(kāi)發(fā)周期短、功能強(qiáng)，可靠性高和保密性好的特點(diǎn)廣泛地應(yīng)用在各個(gè)領(lǐng)域。

3 QDPSK調(diào)制解調(diào)算法

在多進(jìn)制相位調(diào)制中，QDPSK信號(hào)時(shí)最常用的調(diào)制方式。它的一般表示為：

其中，φn是受信息控制的相位參數(shù)。

同樣考慮倒絕對(duì)移相存在“倒π”現(xiàn)象，因此用相對(duì)移相方式(QDPSK)來(lái)代替QPSK調(diào)制，也就是利用前后碼元的相對(duì)相位變化來(lái)表示信息。要實(shí)現(xiàn)QDPSK調(diào)制，只要把絕對(duì)碼換成相對(duì)碼，就可以用QDPSK的調(diào)制方法來(lái)完成。

QDPSK解調(diào)：假設(shè)信號(hào)表達(dá)式為：

由信號(hào)形式可知，工、Q分量即為恢復(fù)出的并行數(shù)據(jù)，經(jīng)抽樣判決，恢復(fù)出碼元數(shù)據(jù)后，再并串變換，就可恢復(fù)出串行碼元數(shù)據(jù)。

4 系統(tǒng)方案設(shè)計(jì)及MATLAB的實(shí)現(xiàn)

4.1 系統(tǒng)總體設(shè)計(jì)

整個(gè)設(shè)計(jì)系統(tǒng)主要是實(shí)現(xiàn)對(duì)接收信號(hào)進(jìn)行QDPSK解調(diào)。但是在軟件設(shè)計(jì)時(shí)，為了對(duì)解調(diào)模塊的設(shè)計(jì)進(jìn)行驗(yàn)證，在系統(tǒng)總體設(shè)計(jì)時(shí)，需要加上QDPSK調(diào)制系統(tǒng)。整個(gè)設(shè)計(jì)討論QDPSK調(diào)制解調(diào)系統(tǒng)在MATLAB中的實(shí)現(xiàn)過(guò)程以及仿真結(jié)果。

4.1.1 QDPSK調(diào)制系統(tǒng)及功能模塊

（1）QDPSK調(diào)制系統(tǒng)

在調(diào)制系統(tǒng)中，首先對(duì)基帶信號(hào)進(jìn)行串/并變換，分成兩個(gè)支路，一路為奇數(shù)碼元(I路)，一路為偶數(shù)碼元(Q路)。為了避免絕對(duì)QPSK調(diào)制方式帶來(lái)的相位模糊問(wèn)題，系統(tǒng)中要對(duì)這兩路序列進(jìn)行差分編碼以形成相對(duì)移相QPSK調(diào)制方式，即QDPSK調(diào)制。每個(gè)支路再按BPSK的方法進(jìn)行調(diào)制。QDPSK調(diào)制器實(shí)際上是由兩個(gè)乘法器構(gòu)成，它將差分編碼器輸出的工、Q通道的數(shù)據(jù)與來(lái)自數(shù)控振蕩器NCO的載波相乘，但是兩支路的載波相位不同，它們互為正交，即相差900，一個(gè)稱(chēng)為同相支路，即工支路;另一稱(chēng)為為正交支路，即Q支路。這兩支路的信號(hào)分別經(jīng)調(diào)制后，再將調(diào)制后的信號(hào)合并相加，就得到四相移相鍵控信號(hào)。最后將調(diào)制好的四相移相鍵控信號(hào)送入高斯信道中。

（2）QDPSK調(diào)制功能模塊

串/并轉(zhuǎn)換模塊：主要是把輸入數(shù)據(jù)序列分為奇偶兩路信號(hào)，即工路(奇路)和Q路(偶路)。

差分編碼模塊：主要是根據(jù)相鄰兩碼元的相位差，將并/串轉(zhuǎn)換后的兩路數(shù)據(jù)進(jìn)行差分編碼，以避免相位模糊。

數(shù)控振蕩器(NCO)模塊：主要是生成正弦和余弦載波。每送入一對(duì)數(shù)據(jù)，NCO就送出相對(duì)應(yīng)的正弦和余弦值。

乘法器模塊：主要是實(shí)現(xiàn)差分編碼器所輸出數(shù)據(jù)與載波的相乘，完成對(duì)輸入信號(hào)的調(diào)制。

加法器模塊：將調(diào)制好的工路和Q路數(shù)據(jù)相加，然后將其送入高斯信道。

4.1.2 QDPSK解調(diào)系統(tǒng)及功能模塊

（1）QDPSK解調(diào)系統(tǒng)

QDPSK解調(diào)系統(tǒng)是一個(gè)比較復(fù)雜的數(shù)字信號(hào)處理過(guò)程，它要完成數(shù)字下變頻、位同步以及載波同步、抽樣判決、差分解碼和并/串轉(zhuǎn)換的功能。由于接收系統(tǒng)的信號(hào)是模擬的已調(diào)信號(hào)，所以，接收信號(hào)在送入解調(diào)系統(tǒng)之前，需要進(jìn)行模數(shù)轉(zhuǎn)換處理?？紤]到接收信號(hào)的頻率過(guò)高，所以首先要對(duì)信號(hào)進(jìn)行數(shù)字下變頻處理。為了使解調(diào)出的信號(hào)能完整的恢復(fù)原始信號(hào)的特性，我們?cè)诮庹{(diào)的時(shí)候要進(jìn)行位同步和載波同步。最后將數(shù)字下變頻輸出的信號(hào)進(jìn)行抽樣判決、解差分編碼和并/串轉(zhuǎn)換就可得到原始發(fā)射信號(hào)。

（2）QDPSK解調(diào)功能模塊

乘法器器模塊：主要是完成采樣量化后的數(shù)字信號(hào)與本地載波相乘，實(shí)現(xiàn)信號(hào)的頻譜搬移。

低通濾波器模塊：主要是濾除乘法器模塊輸出的中高頻分量。數(shù)控振蕩器(NCO)模塊：和調(diào)制系統(tǒng)的NCO有一定差別，這里的NCO是受相位差信號(hào)控制的。每輸入一個(gè)相位差信號(hào)，就相應(yīng)產(chǎn)生一對(duì)正弦和余弦值。

同步模塊：主要包括位同步和載波同步。位同步是找出每個(gè)碼元的最佳采樣點(diǎn)，載波同步則是為了得到一個(gè)同頻同相的正弦波。

抽樣判決模塊：首先對(duì)低通濾波器輸出的信號(hào)進(jìn)行抽樣，然后根據(jù)抽樣之后的結(jié)果，判斷數(shù)據(jù)的正負(fù)號(hào)，如果大于零，則判為碼元“0”，如果小于零，則判為碼元“1”。

解差分模塊：是差分編碼的逆過(guò)程，將判決后的數(shù)據(jù)按照差分解碼的規(guī)則解差分編碼。

并/串轉(zhuǎn)換模塊：把解差分編碼好的兩路數(shù)據(jù)并為一路輸出數(shù)據(jù)。

4.2 QDPSK調(diào)制系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)及MATLAB實(shí)現(xiàn)

4.2.1 串/并轉(zhuǎn)換器的設(shè)計(jì)與實(shí)現(xiàn)

（1）原理分析與設(shè)計(jì)。串并轉(zhuǎn)換模塊的作用就是把二進(jìn)制不歸零序列分成奇偶兩路信號(hào)，分別送入I路和Q路。

（2）仿真結(jié)果。仿真中既可以根據(jù)需要設(shè)定特定的數(shù)據(jù)格式，也可以調(diào)用MATLAB函數(shù)random來(lái)產(chǎn)生一定長(zhǎng)度的隨機(jī)數(shù)。在整MATLAB仿真過(guò)程中，論文采用了random函數(shù)發(fā)生器產(chǎn)生一串隨機(jī)二進(jìn)制數(shù)。然后將函數(shù)發(fā)生器產(chǎn)生的二進(jìn)制數(shù)按奇偶分成工、Q兩路.

4.2.2 差分編碼器的設(shè)計(jì)與實(shí)現(xiàn)

PSK分為絕對(duì)移相方式和相對(duì)移相方式兩種。絕對(duì)移相方式就是發(fā)送相位作為基準(zhǔn)，然后以載波的不同相位直接去表示相應(yīng)的數(shù)字信息。如果絕對(duì)移相的方式，接收端中也必須以一個(gè)固定的基準(zhǔn)相位作為參考。而相就是利用前后相鄰碼元的相對(duì)載波相位方式去表示數(shù)字信息。DPSK波形并不對(duì)應(yīng)相同的數(shù)字信息符號(hào)，而前后碼元相對(duì)相位差才是唯一決定信息調(diào)DPSK信號(hào)時(shí)并不以依賴(lài)某一個(gè)固定的載波相位參考值，只要相鄰碼元關(guān)系不破壞，則鑒別這個(gè)相位關(guān)系就可正確恢復(fù)數(shù)字信息。

4.2.3 數(shù)控振蕩器(NCO)的設(shè)計(jì)與實(shí)現(xiàn)

數(shù)控振蕩器是數(shù)字通信中調(diào)制解調(diào)單元必不可少的部分，同時(shí)也是各種數(shù)字頻率合成器和數(shù)字信號(hào)發(fā)生器的核心。隨著數(shù)字通信技術(shù)的發(fā)展，對(duì)傳送數(shù)據(jù)的精度和頻率要求也越來(lái)越高。在調(diào)制系統(tǒng)中，NCO的目標(biāo)就是產(chǎn)生一個(gè)理想的正弦或余弦波，更確切地說(shuō)就是產(chǎn)生一個(gè)頻率可變的正弦/余弦波樣本。在MATLAB的仿真中，調(diào)制系統(tǒng)的NCO隨著頻率產(chǎn)生載波，載波的生成頻率設(shè)為20Hz，采樣頻率為160Hz。

4.2.4 乘法器的設(shè)計(jì)與實(shí)現(xiàn)

（1）原理分析及設(shè)計(jì)。當(dāng)輸入為0時(shí)，載波保持不變，當(dāng)輸入為1時(shí)，載波反相。最后將工路和Q路調(diào)制好的數(shù)據(jù)相加后送入信道，QDPSK調(diào)制完成。

（2）仿真結(jié)果。在進(jìn)行整體仿真時(shí)，載波的生成頻率是20，波形變化看的不是很明顯。

5 結(jié)論

本文首先確定了QDPSK調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)方案，然后對(duì)確定好的方案進(jìn)行深入的理論分析，最后在MATLAB環(huán)境里對(duì)方案進(jìn)行了具體仿真，驗(yàn)證了設(shè)計(jì)方案的準(zhǔn)確性和可行性。

參考文獻(xiàn)：

[1] 黃春平.基于FPGA的8位加法器原理圖和文本設(shè)計(jì)法[J].科技資訊，2007(31).

[2] 姚展，王明偉.基于FPGA技術(shù)的通信原理課程實(shí)驗(yàn)教學(xué)研究[J].陜西師范大學(xué)學(xué)報(bào)（自然科學(xué)版），2007(S2).

[3] 周寧寧，程春玲.基于FPGA技術(shù)的計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)[J].現(xiàn)代電子技術(shù)，2005(01).

[4] 王曉勇.FPGA的基本原理及運(yùn)用[J].艦船電子工程，2005(02).

[5] 常紅霞.基于FPGA的QDPSK調(diào)制解調(diào)技術(shù)的研究及實(shí)現(xiàn)[D].南京理工大學(xué)，2007.

注：“本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文?！?/p>