并行頻域ＯＣＴ圖像預(yù)處理系統(tǒng)的ＤＳＰ硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

摘要：鑒于目前常用的基于計(jì)算機(jī)的并行頻域OCT圖像預(yù)處理系統(tǒng)速度慢、體積龐大等缺陷，設(shè)計(jì)了基于ADSP-BF561的圖像處理硬件平臺(tái)。該平臺(tái)包括了ADSP-BP561最小系統(tǒng)、視頻采集解碼電路、視頻編碼顯示電路等部分。實(shí)驗(yàn)表明：該平臺(tái)提高了圖像處理速度，并且實(shí)現(xiàn)了系統(tǒng)的小型化。

關(guān)鍵詞：并行頻域OCT；ADSP-BF561；硬件平臺(tái)

引言

光學(xué)相干層析成像(OCT)是一種迅速發(fā)展的無損傷、高分辨率醫(yī)學(xué)層析成像技術(shù)。新近發(fā)展起來的并行頻域OCT(PSDOCT)無需軸向和橫向掃描即可得到樣品一行深度信息的層析圖像，已成為實(shí)時(shí)OCT成像發(fā)展的趨勢。并行頻域OCT圖像預(yù)處理系統(tǒng)結(jié)構(gòu)如圖1所示，系統(tǒng)由光學(xué)系統(tǒng)和圖像處理系統(tǒng)兩部分組成，原理如下：從寬帶光源發(fā)出的光經(jīng)分光棱鏡分束后分別照射到樣品和參考鏡(反射鏡)上。柱面鏡1將其子午面M內(nèi)樣品反射回來的光聚焦為平行于柱面鏡母線的一條直線，與參考鏡反射回來的參考光發(fā)生干涉，經(jīng)光柵分光及柱面鏡2聚焦后通過圖像采集電路進(jìn)行圖像采集。由于樣品反射回來的光信號(hào)被樣品的反射系數(shù)所調(diào)制，通過圖像處理系統(tǒng)對(duì)輸出的頻域圖像進(jìn)行逐行IFFT(快速傅里葉逆變換)、幅度譜計(jì)算并進(jìn)行直流項(xiàng)移位即可得到位于柱面鏡1子午面內(nèi)樣品的二維層析圖像。并輸出在顯示器上顯示。

目前大多數(shù)OCT圖像處理系統(tǒng)由攝像機(jī)、圖像采集卡及計(jì)算機(jī)組成。用攝像機(jī)和圖像采集卡完成圖像采集功能，圖像處理則是由軟件在計(jì)算機(jī)中完成。由于計(jì)算機(jī)體積龐大，并且是任務(wù)分時(shí)處理系統(tǒng)，運(yùn)行過程中的其他任務(wù)可能影響OCT成像的速度，而且下位機(jī)與計(jì)算機(jī)之間的通訊速度慢，所以目前還無法滿足并行頻域OCT成像系統(tǒng)便攜化、快速處理的需求。鑒于此，本文設(shè)計(jì)了以ADI公司雙核定點(diǎn)DSP-ADSP-BF561為核心，結(jié)合視頻解碼和編碼技術(shù)的并行頻域OCT圖像預(yù)處理系統(tǒng)硬件平臺(tái)。

ADSP-BF561

ADSP-BF561(下面簡稱BF561)是ADI公司和Intel公司合作推出的基于微信號(hào)體系結(jié)構(gòu)技術(shù)的定點(diǎn)DSP，整合了傳統(tǒng)體系結(jié)構(gòu)DSP和RISC控制器的優(yōu)點(diǎn)。該器件采用改進(jìn)的哈佛結(jié)構(gòu)以及多級(jí)流水線結(jié)構(gòu)。其核心由兩枚獨(dú)立且對(duì)稱的600 MHz高性能Blackfin處理器組成。

硬件設(shè)計(jì)

本方案利用BF561的特點(diǎn)，設(shè)計(jì)出并行頻域OCT圖像預(yù)處理系統(tǒng)的硬件平臺(tái)(見圖2)。該平臺(tái)包括了ADSP-BF561最小系統(tǒng)、視頻采集解碼電路、視頻編碼顯示電路等部分。

ADSP-BF561最小系統(tǒng)

ADSP-BF561最小系統(tǒng)由ADSP-BF561、電源電路、時(shí)鐘電路、復(fù)位電路、JTAG接口電路、SDRAM、FLASH等部分組成。

·供電電源

系統(tǒng)為三電壓供電，包括：1.2V的內(nèi)核電壓，3.3V的I／O電壓和ADV7183的電壓，3V的ADV7179電壓。采用TPS75003 DC-DC控制器實(shí)現(xiàn)分別提供1.2V、3.3V、3V電源供應(yīng)。

·系統(tǒng)時(shí)鐘

BF561時(shí)鐘信號(hào)既可以由內(nèi)部放大器與外接晶體或陶瓷諧振器構(gòu)成的振蕩器提供，也可以直接采用外部時(shí)鐘輸入。

·復(fù)位電路

系統(tǒng)復(fù)位電路采用簡單的RC充、放電電路。

·JTAG接口電路

BF561提供了一個(gè)IEEE 1149.1 J TAG測試訪問接口。通過此接口可以實(shí)現(xiàn)在線仿真、程序下載等操作，并且可以設(shè)置斷點(diǎn)，觀察變量和寄存器，系統(tǒng)采用14針接口的標(biāo)準(zhǔn)。

·SDRAM電路

由于視頻數(shù)據(jù)信息量很大，而ADSP-BF561內(nèi)部存儲(chǔ)器容量有限，所以系統(tǒng)需要外擴(kuò)SDRAM作為視頻數(shù)據(jù)的緩存器。BF561具有的兼容PCI33的SDRAM控制器可以通過編程與多達(dá)4個(gè)BANK的SDRAM連接，每個(gè)BANK的容量最多可達(dá)128MB。本系統(tǒng)選用兩片16位32MB容量的SDRAM—HY57V561620擴(kuò)展為一片32位的64MB容量SDRAM，用以靈活實(shí)現(xiàn)系統(tǒng)16位或32位的數(shù)據(jù)讀寫要求。將其接在BF561同步存儲(chǔ)空間的BANKO上，地址范圍為0x00000000～0x4000000。BF561與SDRAM的硬件連接如圖3所示。

·FLASH電路

BF561具有4種外部存儲(chǔ)器的自主引導(dǎo)方式，如表1所示。本系統(tǒng)選用第二種方式，從16位FLASH進(jìn)行自主引導(dǎo)。BF561具有的異步存儲(chǔ)控制器可以通過編程與多達(dá)4個(gè)BANK的FLASH連接，每個(gè)BANK的容量最多可達(dá)64MB。FLASH選擇1MB容量的AM29LV800D。設(shè)定在BF561異步存儲(chǔ)空間的BANKO上，地址范圍為Ox20000000～0x20100000。

視頻采集解碼電路

視頻采集解碼電路包括攝像機(jī)和視頻解碼電路。攝像機(jī)選用敏通公司的MTV-13V5H黑白攝像機(jī)，具有44萬有效像素，光譜響應(yīng)范圍為500nm-1100nm，PAL制式視頻輸出，速度為25fps。

視頻解碼芯片選用集成了10位ADC的增強(qiáng)型視頻解碼器ADV7183，它能夠?qū)z像機(jī)輸出的PAL制模擬視頻基帶信號(hào)轉(zhuǎn)換成16位ITU-R 656的YUV型4:2:2視頻數(shù)據(jù)，實(shí)現(xiàn)對(duì)輸入模擬視頻信號(hào)的亮度色度分離、采樣。BF561與ADV7183的接口電路如圖4所示：BF561將ADV7183輸出的8位亮度信息通過PPIO口輸入。PF0口與PF1口分別為VC接口的串行時(shí)鐘和串行數(shù)據(jù)接口。PF2口與PF13口分別為控制使能和重置ADV7183的端口，PPI1 SYNCl口與PPIl SYNC2口分別為YUV像素?cái)?shù)據(jù)的行同步信號(hào)和垂直同步信號(hào)的輸入端口。

視頻編碼顯示電路

視頻編碼顯示電路由視頻編碼芯片和顯示器組成。視頻編碼芯片選用集成了10位高品質(zhì)視頻DAC的ADV7179，它可將兼容ITU-656標(biāo)準(zhǔn)的8／16位YCrCb型4:2:2數(shù)字視頻數(shù)據(jù)轉(zhuǎn)換成兼容國際標(biāo)準(zhǔn)的NTSC、PAL等制式的模擬視頻信號(hào)。本系統(tǒng)選用DAC_B作為輸出口，將BF561輸出的經(jīng)過處理的8位灰度信號(hào)轉(zhuǎn)化為PAL制式視頻信號(hào)輸出至顯示器上顯示。BF561與ADV7179的接口電路如圖5所示：PPI1口為8位灰度信息輸出口，PF0口與PF1口分別為IC接口的串行時(shí)鐘和串行數(shù)據(jù)端口。PF14口為控制重置ADV7179的端口。PPI0 SYNC1控制YUV像素?cái)?shù)據(jù)的行同步信號(hào)，PPI0 SYNC1控制YUV像素?cái)?shù)據(jù)的垂直同步信號(hào)。

視頻輸入同步控制

系統(tǒng)視頻輸入同步的控制通過BF561查詢PPI口狀態(tài)寄存器的FT_ERR位實(shí)現(xiàn)，從而省略了BF561對(duì)攝像機(jī)的控制電路。FT_ERR位為ITU-R656視頻軌跡錯(cuò)誤標(biāo)志位，根據(jù)PPI0口輸入視頻信號(hào)中的控制字判斷是否同步而進(jìn)行清零或置位。圖6所示為ITU-R656視頻數(shù)據(jù)輸入的三種模式：①整場模式：包括活動(dòng)視頻、控制字節(jié)序列和輔助數(shù)據(jù)；②活動(dòng)視頻模式：只包含活動(dòng)視頻信號(hào)信息；③VBI模式：只包括控制字節(jié)序列和輔助數(shù)據(jù)。其中①與③輸入模式影響FT_ERR標(biāo)志位，可用于視頻輸入同步的判斷。

系統(tǒng)開始以VBI模式輸入用于BF561與攝像機(jī)同步的判斷及調(diào)整，當(dāng)實(shí)現(xiàn)視頻同步后通過活動(dòng)視頻模式輸入系統(tǒng)需要的視頻信息。初始化程序如下：

結(jié)語

本文設(shè)計(jì)了基于ADSP-BF561的并行頻域OCT圖像預(yù)處理系統(tǒng)硬件平臺(tái)。對(duì)通過該硬件平臺(tái)開發(fā)出的并行頻域OCT圖像預(yù)處理系統(tǒng)進(jìn)行實(shí)驗(yàn)，處理一幀圖像的時(shí)間約為9 ms，而同樣的圖像在CPU為Inter 2.4GHz的計(jì)算機(jī)上進(jìn)行處理需要時(shí)間為43ms，故該系統(tǒng)提高了處理速度。而且圖像分辨率與精度都滿足設(shè)計(jì)要求，且實(shí)現(xiàn)了系統(tǒng)的小型化。證明該方案可行，是對(duì)并行頻域OCT成像理想的硬件平臺(tái)。