一種基于開爾文封裝的SiC MOSFET器件鍵合線狀態監測方法

摘" 要： 隨著SiC MOSFET器件的廣泛應用，其可靠性問題備受關注。鍵合線失效是SiC MOSFET器件故障的主要原因，因此需要對其進行狀態監測以保證器件的正常運行。文中提出一種基于開爾文封裝的SiC MOSFET器件鍵合線狀態監測方法。當鍵合線失效時，其等效阻抗會發生變化，故在開爾文源極和功率源極之間注入恒定的高頻脈動電流，將阻抗的變化轉換為開爾文源極和功率源極兩端電壓的變化，通過該電壓對鍵合線健康狀態進行監測。實驗結果表明，所提方法監測參量的變化可以直觀地反映失效鍵合線的數目。該方法通過外加高頻脈動電流源實現對鍵合線的監測，只需測量對應電壓，參數提取簡單，特征參量與鍵合線失效關系明顯，無需復雜的數據處理和計算；此外，還不受源極電流等功率回路參數和驅動回路的影響，電路結構精簡可靠，具有在線監測的潛力。

關鍵詞： SiC MOSFET器件； 鍵合線狀態監測； 開爾文封裝； 鍵合線失效； 監測電路； 高頻脈動電流

中圖分類號： TN386?34" " " " " " " " " " " " " " "文獻標識碼： A" " " " " " " " " " " 文章編號： 1004?373X（2025）04?0040?05

Method of SiC MOSFET device bond wire condition monitoring based on Kelvin package

XUE Bingjun， GUO Shilong， YAN Yanjin

（College of Electrical Engineering amp; New Energy， China Three Gorges University， Yichang 443000， China）

Abstract： With the wide application of SiC MOSFET device， its reliability has attracted much attention. Bond wire failure is the main cause of SiC MOSFET device failure， so it is necessary to monitor its condition to ensure the normal operation of the device. A method of SiC MOSFET device bond wire condition monitoring based on Kelvin package is proposed. When the bond wire fails， its equivalent impedance can change. A constant high frequency pulsating current is injected between the Kelvin source and the power source to convert the impedance change into the voltage change at both ends of the Kelvin source and the power source， which can be used to monitoring the health condition of the bond wire. The experimental results show that the proposed method can intuitively reflect the number of failed bond wires by monitoring the changes in parameters. The method can monitor the bond wire by plus external high frequency pulsating current. It only needs to measure the corresponding voltage. Parameter extraction is simple， and the relationship between characteristic parameters and the bond wire failure is obvious， without complicated data processing and calculation. In addition， it is not affected by power loop parameters such as source current and drive loop. The circuit structure is simple and reliable， which has the potential of online monitoring.

Keywords： SiC MOSFET device; bond wire condition monitoring; Kelvin package; bond wire failure; monitoring circuit; high frequency pulsating current

0" 引" 言

SiC MOSFET器件具有高擊穿場強、高飽和電子漂移速率、高熱導率等優點，在高頻、高溫應用領域有較好的應用前景[1?2]。但是復雜惡劣的工作條件使得SiC MOSFET更容易發生老化，由此引起的故障可能會造成巨大損失[3]。因此，監測器件的失效進程，提前更換老化嚴重的SiC MOSFET器件，以有效保證系統的可靠運行是十分重要的[4]。在SiC MOSFET的各種故障情況中，由不同材料之間的熱膨脹系數不匹配引起的鍵合線斷裂是其中一種常見的原因。

在封裝類型方面，SiC MOSFET有開爾文封裝和非開爾文封裝兩種[5]。與非開爾文封裝相比，開爾文封裝中源極鍵合線位于開爾文源極和功率源極之間[6]，如圖1所示。開爾文源極和柵極所在的控制回路與功率源極所在的功率回路相互解耦，使得柵極驅動電壓不受鍵合線上寄生電感產生的電壓降的影響，從而降低了損耗并改善了開關性能[7]。開爾文封裝所具有的特殊性也使得直接通過開爾文源極和功率源極對鍵合線的健康狀態進行監測成為一種可能。

針對鍵合線狀態監測的研究，國內外學者已提出多種方法。文獻[8]提出在SiC MOSFET開通過程中，使用開爾文源極與功率源極之間的電壓振蕩峰值和電路寄生電感的電壓振蕩峰值之比的變化，來表征SiC MOSFET鍵合線健康狀態，但在采集瞬態高頻信號時易受環境中的電磁或噪聲干擾。文獻[9?10]用SiC MOSFET開爾文源極和功率源極之間的電壓降來監測SiC MOSFET鍵合線健康狀態，但是需要保證每次測量電壓時的負載電流均相等，對采集時序的控制有著很嚴格的要求。非開爾文封裝中與功率回路相關的特征參量，如導通電阻[11]和體二極管壓降[12]，也可用于開爾文封裝的器件，但是會受到結溫和其他老化類型的影響，同時上述特征參量在鍵合線失效時的變化不夠明顯，不利于辨識。

鑒于上述問題，基于帶有開爾文源極的SiC MOSFET封裝結構的特點，本文采用了一種外加高頻脈動電流源的監測方法，通過監測開爾文源極和功率源極兩端的電壓來評估SiC MOSFET的鍵合線健康狀態。該方法無需測量電流或者與柵極驅動器配合，且不受功率回路參量（如源極電流）的影響；同時，該監測電路的結構簡單、可靠性高，監測方法易于實施。

1" 鍵合線老化監測原理

1.1" 鍵合線失效機理

SiC MOSFET鍵合線連接內部芯片和外部端子，起著載流作用。為了防止單根鍵合線上電流過大，同時避免單根鍵合線脫落導致整個SiC MOSFET失效，在SiC MOSFET制造時將鍵合線多根并聯引出。

組成SiC MOSFET的材料熱膨脹系數（CTE）不匹配是造成鍵合線斷裂的主要原因。SiC MOSFET封裝模型和熱膨脹系數分布如圖2所示。

當器件的溫度變化時，鋁鍵合線、焊料、銅層等材料所具有的不同的熱膨脹系數會造成不同的形變，產生機械應力。在長期工作的過程中，隨著溫度不斷變化，機械應力也發生變化，最終導致鍵合線斷裂失效[13?14]。當部分鍵合線失效后，其他鍵合線上的電流增大，加快了未老化鍵合線的失效進程，造成了器件的不穩定性。雖然鍵合線的脫落過程不能直接觀測，但是可通過電氣參數的變化對其進行監測。

1.2" 鍵合線狀態監測原理

帶有開爾文源極的SiC MOSFET內部結構如圖3所示。從圖3中可以看出，該器件包括1根柵極鍵合線、1根開爾文源極鍵合線和4根功率源極鍵合線。功率源極鍵合線承受的機械應力最大，比其他端子的鍵合線更容易出現故障，因此通常對功率源極鍵合線進行監測。

SiC MOSFET的鍵合線部分可等效為電阻和電感的組合，SiC MOSFET等效電路如圖4所示。圖中：電阻為mΩ級；電感為nH級。

為了對鍵合線的斷裂進行監測，需要對注入電流的大小和頻率進行選擇。若電流過大可能導致KS端的鍵合線無法承受，且可能對器件的正常運行造成影響；而較小的直流或頻率較低的電流又難以體現出鍵合線斷裂后阻抗的細微變化，故監測時需采用高頻脈動電流。在開爾文源極KS和功率源極S兩端連接高頻電流源，對鍵合線上施加高頻恒流時，產生與之對應的高頻電壓vKS_S。當SiC MOSFET鍵合線發生斷裂或脫落后，鍵合線的等效阻抗ZKS_S發生變化，在高頻電流iinj不變的情況下，對應的高頻電壓vKS_S隨之發生變化。斷裂或脫落的鍵合線根數增多導致鍵合線等效阻抗ZKS_S增大，使得高頻電壓值vKS_S也增大。

2" 監測電路及方法

本文使用的監測電路總體原理圖如圖5所示，主要由STM32、DDS芯片ADI AD9851、濾波電路、高頻脈動恒流源和被測器件組成。

高頻脈動恒流源監測電路原理圖如圖6所示。

高頻脈動電壓信號vcnt由微處理器驅動DDS芯片ADI AD9851產生，經過低通濾波電路后輸出給比例放大電路，對其進行比例放大后，通過壓流轉換電路轉化為幅值周期恒定的高頻脈動恒定電流。輸出電流iinj為：

[iinj=VAUX-v1R1·1+ββ]

[v1=1+R2R3vcnt]

式中：v1為經過比例放大后的高頻脈動電壓信號；R2為比例放大電路的反饋電阻；R3為比例放大電路的比例電阻；iinj為高頻脈動恒流源監測電路所給定的輸出電流；VAUX為直流電壓；R1為調節輸出電流的可變電阻；β為三極管電流增益。

SiC MOSFET的開爾文源極和功率源極兩端電壓計算公式如下：

[vKS_S=iinj·ZKS_S]

式中：vKS_S為SiC MOSFET器件開爾文源極和功率源極兩端電壓；ZKS_S為開爾文源極和功率源極之間的鍵合線等效阻抗。

3" 仿真驗證

根據上述鍵合線失效情況監測方法，選擇合適的電路參數進行仿真。基于Tina?TI仿真軟件建立了仿真模型，將單根鍵合線的阻抗等效為電阻和電感的串聯，電阻設置為1.1 mΩ，電感設置為7.54 nH，AD9851產生的高頻脈動電壓信號由電壓源模擬生成，仿真結果如圖7所示。

從圖7仿真結果中可以看出，所提電路可提供所述高頻脈動恒定電流，且電壓vKS_S的變化趨勢和鍵合線老化趨勢是保持一致的。在鍵合線未發生老化即斷裂根數i=0時，電壓vKS_S在恒定電流的作用下保持不變。當鍵合線發生失效后，電壓vKS_S的峰峰值明顯增大，且隨著鍵合線斷裂根數的增加，電壓vKS_S的峰峰值持續增大。說明通過監測開爾文源極和功率源極兩端的電壓vKS_S的峰峰值，可判斷鍵合線是否發生失效。通過電壓vKS_S的峰峰值變化程度，可反映鍵合線斷裂的根數。

4" 實驗驗證

基于仿真結果設計制作電路，選取Tokmas CI60N120SM4為監測對象進行實驗驗證。為了快速獲取鍵合線老化后的SiC MOSFET器件，通過破壞SiC MOSFET器件封裝，逐根剪斷鍵合線的方式來模擬實際工況中鍵合線的失效情況。

注入開爾文源極的高頻脈動恒定電流iinj，其頻率為50 MHz，直流偏置為475 mA左右，峰峰值為206 mA左右，擬合后的實驗波形如圖8a）所示。

SiC MOSFET器件vKS_S的實驗波形擬合圖如圖8b）所示。實驗結果總體趨勢和仿真結果基本保持一致。由于鍵合線電阻和電感過小，難以精確測量，仿真中使用的阻抗為某一典型值，并不代表所使用器件的阻抗值；且在高頻情況下，鍵合線受集膚效應和鄰近效應的影響，其等效阻抗會產生較大變化，其中感抗受到的影響更加嚴重，所以仿真波形和實驗波形的峰峰值和相位存在一定差異。

電壓vKS_S峰峰值變化趨勢如圖9所示。從器件運行的安全性考慮，當少量鍵合線失效時，可將器件作為亞健康狀態，器件仍可繼續運行。但鍵合線的斷裂會造成剩余鍵合線上流過的電流增大，其承受的機械應力隨之增大，從而使老化進程加快，距離器件完全損壞的時間進一步縮短。為了使器件所在系統能夠安全穩定運行，可將鍵合線斷裂2根或3根作為器件失效的依據進行器件更換。在這兩種情況下，電壓vKS_S峰峰值達到498.7 mV或522.9 mV。

5" 結" 論

本文提出了一種基于開爾文封裝的SiC MOSFET器件鍵合線失效監測方法，通過鍵合線等效阻抗的變化反映鍵合線的失效情況，并設計了一種監測電路，通過開爾文源極注入高頻脈動恒定電流，對開爾文源極和功率源極兩端電壓進行監測。實驗結果表明，SiC MOSFET器件開爾文源極和功率源極兩端電壓的變化趨勢和鍵合線失效的變化趨勢是保持一致的，且電壓的變化可反映鍵合線失效數目。

所提方法通過外加電流源進行監測，只需測量對應電壓，不需要測量源極電流等其他參數，也不受源極電流的影響。該方法具有在線監測的潛力，且電路結構簡單，可靠性高，監測方法易于實施。

注：本文通訊作者為薛炳君。

參考文獻

[1] 孟德煬，程志江，陳星志.基于SiC器件的交錯并聯雙向DC?DC變換器的設計[J].現代電子技術，2022，45（18）：47?50.

[2] 盛況，郭清，張軍明，等.碳化硅電力電子器件在電力系統的應用展望[J].中國電機工程學報，2012（30）：1?7.

[3] YANG F， UGUR E， PU S， et al. Investigation of aging′s effect on the conduction and switching loss in SiC MOSFETs [C]// Proceedings of the 2019 IEEE Energy Conversion Congress and Exposition （ECCE）. Baltimore， MD， USA： IEEE， 2019： 6166?6173.

[4] PU S， YANG F， VANKAYALAPATI B T， et al. Aging mechanisms and accelerated lifetime tests for SiC MOSFETs： an overview [J]. IEEE journal of emerging and selected topics in power electronics， 2022， 10（1）： 1232?1254.

[5] LI Y， ZHANG Y， GAO Y， et al. Switching characteristic analysis and application assessment of SiC MOSFET with common source inductance and kelvin source connection [J]. IEEE transactions on power electronics， 2022， 37（7）： 7941?7951.

[6] YANG F， PU S， AKIN B， et al. Package degradation’s impact on SiC MOSFETs loss： a comparison of kelvin and non?kelvin designs [C]// Proceedings of the 2021 IEEE Applied Power Electronics Conference and Exposition. Phoenix， AZ， USA： IEEE， 2021： 12284.

[7] 高遠，陳橋梁.碳化硅功率器件：特性、測試和應用技術[M].北京：機械工業出版社，2021.

[8] XIE M， SUN P， OUYANG W， et al. Online monitoring bond wires fault of SiC MOSFETs with kelvin package based on turn?on source voltage ringing [J]. IEEE transactions on industrial electronics， 2024， 71（8）： 9767?9776.

[9] BAKER N， LUO H， IANNUZZO F. Simultaneous on?state voltage and bond?wire resistance monitoring of silicon carbide MOSFETs [J]. Sensor， 2017， 10（3）： 10.

[10] GONZALEZ?HERNANDO F， SAN?SEBASTIAN J， GARCIA?BEDIAGA A， et al. Wear?out condition monitoring of IGBT and mosfet power modules in inverter operation [J]. IEEE transactions on industry applications， 2019， 55（6）： 6184?6192.

[11] UGUR E， YANG F， PU S， et al. Degradation assessment and precursor identification for SiC MOSFETs under high temp cycling [J]. IEEE transactions on industry applications， 2019， 55（3）： 2858?2867.

[12] UGUR E， XU C， YANG F， et al. A new complete condition monitoring method for SiC Power MOSFETs [J]. IEEE transactions on industrial electronics， 2021， 68（2）： 1654?1664.

[13] 王學梅，張波，吳海平.基于失效物理的功率器件疲勞失效機理[J].電工技術學報，2019，34（4）：717?727.

[14] 康建龍，辛振，陳建良，等.SiC MOSFET短路失效與退化機理研究綜述及展望[J].中國電機工程學報，2021，41（3）：1069?1084.

作者簡介：薛炳君（1999—），男，河南商丘人，在讀碩士研究生，研究方向為SiC功率MOSFET鍵合線狀態監測方法。

郭世龍（2000—），男，四川彭州人，在讀碩士研究生，研究方向為GaN功率器件加速老化及可靠性分析。

嚴焱津（2000—），女，福建福州人，在讀碩士研究生，研究方向為功率IGBT模塊鍵合線狀態監測方法。