一種緊湊的射頻CMOS放大器LC輸出匹配電路

趙曉冬

(中國西南電子技術研究所,成都 610036)

0 引 言

匹配電路是射頻放大器不可或缺的核心部件,其中輸出匹配電路實現晶體管和負載的阻抗匹配,使晶體管輸出的信號得以高效地傳輸到負載,完成放大器的放大功能。基于LC元件的匹配網絡由于其緊湊的尺寸而得到了廣泛的應用[1-2],但單LC諧振網絡這種L形匹配電路只能在單一頻點進行阻抗匹配,并不能滿足寬帶衛星通信等高速無線通信對射頻放大器帶寬的要求。

為了獲得更大的匹配帶寬,并保持較小的芯片面積占用,可以使用高階LC諧振網絡。Ismail等人[3]提出了一種基于LC階梯諧振網絡的低噪聲放大器輸入匹配方法,將源簡并共源放大器輸入阻抗中的等效串聯電感電容與放大器輸入端的并聯LC組成LC階梯諧振網絡,放大器在3～10 GHz范圍內S11<-10 dB,增益達21 dB,功耗30 mW,匹配帶寬相較單LC諧振網絡得到了極大提升。為了在更高的頻率實現寬帶匹配, Chen等人[4]提出了一種雙LC諧振網絡的低噪聲放大器輸入匹配方式,在放大器輸入端串聯電感,使其和晶體管輸入電容CBE構成LC諧振單元,進而與放大器輸入端的并聯LC網絡構成雙LC諧振器,放大器工作頻率16～43 GHz, 實現了90%的3 dB增益寬帶,最大增益10.5 dB,功耗24 mW。Chen等人[5]在Ka頻段使用三繞組變壓器構成雙LC諧振網絡用于輸入匹配,放大器在24～40 GHz滿足S11<-10 dB,增益大于20 dB,功耗80 mW。Zhou等人[6]通過在功率放大器輸出變壓器的兩端添加并聯電容,使整個輸出匹配網絡等效為一個雙LC諧振網絡,增加了輸出匹配帶寬,在24～50 GHz實現了70.3%的增益(S21)小信號3 dB帶寬。從已有報道可以看出,在K頻段及以上頻率,為了構成高階LC諧振網絡以拓展匹配帶寬,需要在放大器輸入端串聯較大的電感[4],或需要使用變壓器[5-8],這導致占用較大的芯片面積。另外,變壓器在源阻抗/負載阻抗變換比較大的情況下很難兼顧駐波[7]、帶寬和插損等性能指標。

本文提出一種緊湊的LC輸出匹配電路,利用放大器輸出端漏極偏置電感和輸出端隔直電容形成LC諧振網絡,將其與放大器輸出端的并聯LC電路組成高階LC諧振網絡。通過調諧兩個LC單元的諧振頻率以擴展匹配帶寬,可在占用很小芯片面積的條件下實現較傳統L型匹配電路更寬頻率范圍的阻抗匹配。通過分析輸入阻抗,推導出了該LC匹配電路元件值的計算式,并提出了設計準則和步驟。為了證明其性能,采用65 nm互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor,CMOS)工藝,設計并加工了一款K頻段放大器,其輸出匹配電路尺寸(不含偏置電感)僅98 μm×150 μm,比同頻段已報道的射頻硅基輸出匹配電路占用面積小,阻抗匹配帶寬比L型匹配電路增加166%。……