一種低噪聲、高PSRR 的LDO 設計

黎佳欣

（上海電力大學電子與信息工程學院，上海 200120）

LDO 產生的電壓對供電噪聲的敏感度為LDO 的一個關鍵性能[1-5]。傳統LDO 中的大輸出電容可以提高PSRR，提高回路穩定性，但它增加了印刷電路板的面積。因此，開發了無輸出電容的LDO（Output Capacitor Less-LDO，OCL-LDO）[6-9]。

跨導放大器、前饋技術等方法的提出都具有一定的弊端[10-12]。為了解決上述不足，提出并實現了一種具有雙緩沖的OCL-LDO 技術。所提議的結構只是簡單地重用了緩沖區階段在不使用大電阻和電容的情況下，獲得小的電源紋波和高負載電流，并采用預放大級結構來降低EA 的噪聲。

1 LDO的電路架構以及分析

1.1 LDO的噪聲分析

在提出的LDO 結構中，在傳統EA 之前加入BJT預放大階段，以有效地降低EA 的1/f噪聲。BJT 預擴增階段的增益為AV=gMR，其中，gM為BJT 的跨導率。傳統EA 的1/f噪聲為

該文BJT 預放大級輸入的1/f噪聲為：

根據式（2），在傳統EA 之前加入BJT 預放大級，可以將輸入的1/f噪聲降低倍。當AV為5 時，輸入的1/f噪聲降低到傳統噪聲的。通過將MOS 晶體管的寬度增加25 倍，也可以達到同樣的效果。但是，增加低頻極點會限制帶寬，增加寄生電容并降低響應速度。因此，在固定的功率限制下，很難同時實現LDO 的低噪聲和高響應速度。

1.2 LDO的PSRR分析

如圖1 所示前饋緩沖器的小信號模型，同時考慮了EA 的輸出和電源紋波Vdd。

圖1 雙緩沖器的小信號模型

如圖2 所示為LDO 電路的電源紋波信號流。

圖2 電路紋波信號流的模型

PSRR 的傳遞函數如下：

式中，Cg12為M12 的門等效電容，pg為前饋路徑的主極點，前饋路徑的頻率極高。根據式（4），在理論上，通過滿足以下表達式，一旦PSRR 等于0，理論上VOUT將會對供電電源波紋不敏感。

如式（5），通過設計合適的M12 和M13 的W/L，可以獲得較高的PSRR。

2 核心電路設計

如圖3 所示，在傳統EA 之前增加了一個BJT 預放大級，以提高LDO 的噪聲性能。

圖3 所提出的LDO的電路圖

所提出的LDO 主要由BJT T1和T2、電阻R3和R4以及MOS 晶體管M1 組成。信號VREF 和VFB 被T1和T2放大，它們受VB 偏置并提供偏置電流。R3的阻值與R4相同，以保證預放大階段的匹配。

帶雙緩沖技術的OCL-LDO 由偏置、帶補償電容器的兩級EA、雙緩沖塊和輸出級組成。由M1、M3和M8 形成的快速跨導階段，提供了另一個更穩定的信號電流，產生一個左半平面零點，提高系統的穩定性。雙緩沖區由MB5、M9-M13 組成，包括一個NMOS 緩沖區和一個PMOS 緩沖區。由M12 和M13組成的PMOS 緩沖器，不僅移動位于功率晶體管柵極的極點到更高的頻率，而且還作為電源紋波前饋放大器和求和放大器。使用二極管連接的NMOS M9代替低通濾波器來去除充電電容和電阻。因此，M12 的柵極被認為是交流接地，供電噪聲直接饋送到MP 的柵極，增益近似于gM12/gM13。此外，為了提高負載能力，將一個由M10 和M11 組成的NMOS 緩沖區連接到EA 的輸出端。EA 的輸出電壓由于額外的緩沖器而升高，這保證了第二階段在飽和區內工作。

所提出的LDO 小信號模型如圖4 所示。

圖4 所提出的LDO的小信號模型

一個米勒電容連接在輸出和V2之間，以分裂兩極，使p2成為主極。然而，當負載電流較小時，很難保證穩定性。MP 在輕載條件下在截止區域工作，gMPrL的增加提高了回路增益。因此，輸出極點接近于非主導極點，從而在增益-帶寬積（GBW）附近產生一個共軛極點。

為了解決這一問題，引入了一種帶有補償電容Cq的快速前饋路徑來降低共軛極點的質量因數。由于零點和極點的位置隨負載電流的變化，在不同負載條件下的穩定性分析如下。

1）中負荷到重負荷條件下（IL＞100 μA）：在中負荷到重負荷條件下，雖然gMP隨著負荷電流的增加而增加，但因此隨著IL的增加，回路增益減小。忽略比GBW 大得多的高頻零點，用等式給出了簡化的傳遞函數，如式（6）所示：

因為gMP足夠大，所以在式（6）中分母的第二項產生兩個真正的LHP 極點。極點如式（7）-（9）所示：

零點值如式（10）所示：

考慮到GBW 等于gM2/Cm，z1略大于GBW。因為z1和p2具有相同的數量級，所以z1可以用來抵消p2的影響。此外，由于p3遠高于GBW，因此對穩定性的影響不大，因此隨著負載電流的增加，穩定性會有所提高。

2）輕負荷條件（IL＜100 μA）：雖然gMP在輕負荷條件下越來越小，但由于尺寸大，gMP仍然比gM2、gM3和gM8都大。根據式（6），很容易發現z1和p1都沒有變化。式（6）中分母的二次項可表示為：

式中，ω0為共軛極點的頻率，Q為質量因數。如果Q太大，它會在預兆圖中產生一個峰值。ω0和Q的計算公式如下：

很明顯，通過Cq可略微降低ω0，并且能有效地降低Q值。此外，通過gM8可增加ω0，降低Q。

3 LDO整體電路仿真

圖5 所示為在室內和液氮溫度下不同值的LDO輸出噪聲譜密度。

圖5 同旁路電容下的輸出噪聲譜密度

負載電流為150 mV，帶有1.5 V 的電源，在輸出端有一個50 μF 的電容。可以觀察到，如果旁路電容不夠大，來自帶隙參考的噪聲可以占主導地位。根據需求頻率下的噪聲譜密度的要求，可以使用不同的旁路電容值。

對于一個50 μF 的電容，通過將噪聲譜密度從10 Hz 積分到100 kHz，可以得到輸出的均方根噪聲。在室溫和液氮溫度下模擬的均方根噪聲分別為1.49 μV 和0.99 μV，旁路電容為1 μF。

電路仿真產生1 V 的調節電壓，并提供從50 μA到50 mA 的負載電流，最小供電電壓為1.2 V。圖6 所示為不同加載條件下的仿真圖。在最小負載下，達到1.7 MHz GBW 和相位差（PM）為47.5°，在最大負載下，達到1.44 MHz GBW 和PM 為81.4°。

圖6 不同負載下的回路增益和相位裕度

圖7 所示為提出的LDO 在TT、SS 和FF 角產生穩定的電壓，這預示了制作后提出的電路也可以像推導的一樣工作。在TT 角供電1.2 V 至2 V 時，可獲得2 μV/mA 的良好負載調整率和0.06 mV/V 的線性調整率。與無雙緩沖技術相比，在最佳情況下，整個UGF 的PSR 改進超過40 dB。

圖7 模擬不同工藝角供電電壓和輸出電壓

如 圖8 所 示，在Vdd=1.2 V 和VOUT=1 V 的100 kHz條件下，實現了PSRR 的蒙特卡羅仿真。

圖8 使用和不使用PSRR增強電路的PSRR比較

性能參數如表1 所示。由表1 可知，所提出的設計獲得了最好的PSRR 以及良好的線路和負載調節。在室溫下的輸出噪聲為1.49 μV，比其他產品要小得多，該LDO 的低頻噪聲性能得到了顯著提高。

表1 性能參數比較

4 結論

該文提出并驗證了一種具有預放大級的無輸出電容的LDO，在0.2 V 的壓降下提供的最大電流為50 mA。詳細介紹了其工作原理、電路實現和穩定性分析。特別注意采用雙緩沖技術來獲得大負載電流的高PSRR。該LDO 整個UGF 的PSRR 改進超過40 dB。靜態電流為33 μA，負載調整率為2 μV/mA，線性調整率為0.06 mV/V。該LDO 具有良好的PSRR和高集成性，可廣泛應用于噪聲環境中的SoC。增加的BJT 預放大級可以提高LDO 的噪聲性能。使用50 μF 輸出電容，從10 Hz 到100 kHz 的RMS 噪聲在室溫下小于2 μV，液氮溫度77 K 下小于1 μV。