異質柵介質雙柵隧穿場效應晶體管TCAD仿真研究

譚淏升

(上海電力大學 電子與信息工程學院, 上海 200090)

隨著集成電路技術的飛速發(fā)展,芯片所包含的晶體管數量逐漸增多,傳統(tǒng)金屬氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET)的功耗面臨極限。由于存在短溝道效應,受限于關態(tài)電壓下亞閾值泄漏電流和室溫下亞閾值擺幅的理論極限值,傳統(tǒng)MOSFET在某些場景下不再適用[1-2]。為了替代MOSFET,隧穿場效應晶體管(Tunnel FET,TFET)因其具有低功耗和陡峭的亞閾值擺幅等特性而備受研究人員關注。TFET的工作原理與傳統(tǒng)MOSFET不同,其導通是基于載流子的帶帶隧穿(Band to Band Tunneling,BTBT)過程,因此能夠實現更低的亞閾值擺幅[3]。但TFET自身也存在局限性,如開態(tài)電流較低、雙極性導通等,阻礙了TFET在電路中的應用[4]。針對上述缺陷,研究人員提出了很多解決方案。例如:在改善電流方面,采用多材料柵[5-7]、采取不同厚度的源漏區(qū)[8-11],以及采用新型材料等,將開態(tài)電流提升了多個數量級,但仍未能滿足現實需求;在抑制雙極性方面,采用源漏區(qū)與柵極重疊或欠重疊的器件結構[12-14],以及非對稱溝道,改變交界面的隧穿情況[15],使得雙極性電流降低到pA (10～12 A)和fA (10～15 A)量級。盡管上述方法改善了TFET器件的開態(tài)電流并抑制其雙極性特性,但同時使得器件的成本和工藝復雜程度有所增加,如重疊和欠重疊等技術改變了器件的基本結構,難以與以往工藝技術相匹配,從而降低器件的可拓展性。

本文在雙柵隧穿場效應晶體管(Double-Gate Tunnel FET,DGTFET)的基礎上,結合成本、與以往工藝技術匹配度,以及工藝復雜程度等多方面因素來優(yōu)化器件。……