基于時間控制技術的雙NMOS 降壓直流轉換器

梁博文，辛曉寧，任 建，聶 彤

（沈陽工業大學信息科學與工程學院，沈陽 110870）

1 引言

開關電源轉換器是大部分電子系統的基本組成部分，特別是便攜式和手持式設備[1]。降壓轉換器，即buck 型DC-DC，在電池供電設備中無處不在，最常用作產生模擬、數字和射頻信號的集成電路的電源電壓。DC-DC 轉換器正朝著體積小、功耗低、效率高的方向發展[2-3]。以減少電流消耗為主要考慮，在此提出一種基于時間控制的雙NMOS 直流轉換器。此架構使用時間作為處理變量，消除系統對寬帶寬誤差放大器、PWM 模塊、高分辨率ADC 和數字脈沖寬度調制器等的依賴。同時使用CMOS 級的類數字信號來工作。因此這一架構是結合了數字控制和模擬控制雙方的優點來實現其功能的。

2 拓補結構

DC-DC 轉換器的作用是將一個電壓等級的直流電壓轉換為另一個電壓等級的直流電壓。根據拓撲結構中電感的不同連接方式，可以分別實現升壓、降壓和升降壓三種功能。如圖1 所示，即為buck 型DC-DC 轉換器的拓撲結構[4]。

圖1 Buck 型DC-DC 轉換器拓撲結構

當M1 導通、M2 截止時，電感左側電壓升高，電源電壓VIN給電感電容充電，負載電阻上流過負載電流，此時DC-DC 轉換器處于充電階段；當M2 導通、M1 截止時，電感左側電壓低于右側電壓，但由于電感存在感應電動勢，電流不能發生突變，電感繼續為負載供電，電流逐漸變小，當電感電流小于負載電流時，電容將會開始放電來維持負載電流，此時處于續流階段。根據伏秒平衡，電感在穩定工作時，一個周期內電流的變化量是相等的，如下式：

其中，T 為工作周期，D 為充電時間占整個周期的比例。在整個工作周期內，充電電流是間斷的，也就是占空比永遠小于1，從而實現降壓轉換。

3 傳統基于時間控制模式

傳統基于時間控制的降壓轉換器基本架構如圖2 所示，它由電壓-時間轉換器、時間控制補償模塊和DC-DC 拓撲結構組成。電壓-時間轉換器將誤差電壓轉換為時間信號，并傳送至時間補償控制模塊。補償電路對時間信號進行處理，實現PID 補償方式，輸出PWM 調制信號，對功率管實現控制[5]。

圖2 傳統基于時間控制的降壓轉換器

在時域控制技術中，使用壓控振蕩器（VCO）來實現電壓至時域的轉換和積分的功能[6]。傳統的時域控制技術架構如圖3 所示。圖中，振蕩器將誤差電壓Ve轉換為頻率ωe，此時振蕩器的振蕩頻率可表示為：

圖3 時域控制技術架構圖

其中ωfr是振蕩器的自由運行頻率，KVCO是壓控振蕩器的增益。在電路穩定時，有：

由于壓控振蕩器充當電壓輸入，相位輸出的積分器不能直接驅動功率級。因此通過相位檢測器（PD）將參考時鐘相位和壓控振蕩器輸出相位進行比較，生成控制功率管所需要的PWM 調制信號，進而對功率管實現控制。

4 電路改進及分析

4.1 控制架構

對傳統電路加以改進，加入控制架構，如圖4 所示。通過三個差分跨導器GmI、GmP和GmD將電壓信號轉化為電流信號，分別用于實現積分、比例和微分控制。積分環節的輸出電流控制兩個流控振蕩器RCCO 和FCCO。流控振蕩器是由多個反相器級聯組成，在環形振蕩器的基礎上增加了調節頻率變化的功能。當輸入差分電壓等于零，即VREF=VFB時，振蕩器的自由運行頻率等于期望的開關頻率。比例和微分環節是通過GmP和GmI的輸出電流共同控制流控延遲線，將相位信號求和。此設計不僅有助于降低功耗，也能降低回路延遲，提高相位穩定裕度。

圖4 改進電路原理圖

積分環節的具體電路如圖5 所示。采用差分跨導的方式實現參考電壓和反饋電壓之間的比較。

圖5 差分跨導流控振蕩器

其中R1、R2、R3和R4與差分管構成帶有負反饋的共源極，這樣不僅有助于提高輸出電流的線性度，也能降低增益，增強電路的穩定性。此時，流控振蕩器的增益為：

其中，GM是差分跨導器的增益。差分跨導將輸入電壓轉換為電流，來影響環形振蕩器每一級增益的延遲，實現對頻率的控制。因為相位是頻率的積分，所以CCO 作為電壓到相位的積分器，如下式：

電流控制的延遲線用于比例和微分控制。流控延遲線由反相器延遲單元級聯構成，如圖6 所示。用GmP實現比例控制。微分控制則是由RC 高通電路實現。通過跨導GmP和跨導GmI改變跨導電流，從而改變CCDL 的延遲。將積分、比例和微分這三個環節進行組合，即可實現基于時間的PID 控制。

圖6 比例、微分環節的流控延遲線

4.2 驅動電路

設計選用雙NMOS 功率管實現驅動功能，電路原理圖如圖7 所示。與PMOS 相比，使用NMOS 作為開關管，將在同等面積條件下獲得更小的導通電阻和寄生參數[7]。此設計對效率和瞬態響應速度都有一定程度的提高。在驅動電路的設計過程中，增加“自舉電容”[8]，通過功率管的交替導通，將高側開關管的柵極電壓“舉”至2 倍VIN，使其發揮出更好的“開關”作用。

圖7 驅動電路原理圖

驅動電路的主體是一個不交疊時鐘電路，用于產生一個合適大小的死區時間。同時增加電平遷移電路，實現內部電壓到自舉電壓之間的轉換。

5 整體仿真

基于CSMC18BCD 工藝，在Cadence 中搭建并應用Spectre 完成對改進電路的仿真。電感大小選取為240nH，電容為22μF。在典型工藝角，溫度27℃，重載條件下（VIN=3.3 V，IRL=3 A），PWM 開關頻率f=4MHz，系統啟動過程仿真結果如圖8 所示。如圖9所示則為系統在滿載時的輸出紋波仿真結果。從圖中可以看出，輸出電壓VOUT為0.9 V，輸出電壓紋波為3.76mV。

圖8 系統啟動過程仿真結果

圖9 輸出電壓紋波

經仿真可知，整體控制架構的功耗較小，僅使用7.6μA 的靜態電流即實現了電路控制。進而得知，當輸出電壓為0.9V、負載電流為1.5A 時，達到峰值效率85.71%。在負載范圍0～3A 內，整體效率均高于75%。與其他同類研究的性能進行對比，比較結果如表1 所示。

6 結束語

設計基于CSMC18BCD 工藝，使用基于時間控制架構，將時間作為處理變量，有效降低了系統功耗。采用雙NMOS 功率管，設計實現了帶有“自舉功能”的不交疊驅動電路。與此同時，寄生參數和導通電阻明顯減小，提高了瞬態響應速度。對系統進行整體仿真，所得參數也較為理想。本設計以較低的靜態電流，有效降低了系統整體功耗，在實際使用中，將對節省能源起到重要作用。