基于ARM+FPGA 雙核異構的SiP 設計

車 巖

（中國電子科技集團公司第四十七研究所，沈陽 110000）

1 引言

隨著微電子技術高速發展，高集成度、小型化是未來電子產品的發展趨勢。于是，新型的封裝形式——系統級封裝（System in Package,SiP）[1]得到了越來越多半導體廠商的青睞，得到了迅速發展。SiP 技術是集成電路向高性能、多功能、高密度化發展的有效技術途徑，相較于后摩爾時代基于CMOS工藝的主流系統集成技術片上系統（System on Chip,SoC）而言，它朝著超越摩爾定律（more than Moore）的方向在發展。作為當前實現系統小型化的主流技術手段，SiP 是通過先進的封裝技術，將不同工藝、不同架構、不同功能的裸芯集成到一個封裝中，即異質異構集成，以此有效地解決SoC 所面臨的研發成本高、設計周期長、驗證和生產工藝復雜等問題，必將在未來技術發展中發揮極重要的角色。

2 雙核異構SiP 設計原理

ARM+FPGA 雙核異構SiP 的內部集成了1 個FPGA 裸芯、1 個基于ARM Cortex-M4[2]的MCU 裸芯、1 個flash 裸芯、1 個電平轉換功能裸芯、4 個RS422 收發器裸芯，此外還包括若干阻容分立器件。其功能框圖如圖1 所示。

圖1 ARM+FPGA 雙核異構SiP 原理框圖

所選裸芯片的主要技術指標如下：

1）MCU：選取集成了ARM Cortex-M4 內核的32位高性能MCU[3]，主頻168MHz；內部flash 容量1MB；SRAM 大?。?92+4）kB；支持FSMC 接口；支持SWD&JTAG 調試接口；具有豐富的外設資源，包括GPIO、USART、ADC、DAC、RTC、USB、CAN(2.0B)、SPI、I2C、DMA、以太網MAC、SDIO、PWM 等。

2）FPGA：采用先進的55nm 低功耗工藝，邏輯規模為19600 查找表（LUTs），嵌入式存儲器（ERAM）容量為1088kbit，內部DSP 數量為29 個，PLL 數量為4 個。

3）Flash：選用串行SPI 接口flash 存儲器，屬于非揮發存儲器，可多次寫入、讀出，具備掉電保持存儲數據信息的特性，存儲容量為64Mbits。

4）電平轉換器：支持數據高速傳輸，16 位數據通道分為兩組，每組通道分別有獨立的使能端以及方向控制端?！?br>