C波段全集成GaN MMIC Doherty功率放大器設計

王金嬋，張盼盼，王德勇，張金燦，劉 敏，劉 博

（河南科技大學電氣工程學院，河南洛陽 471023）

0 引 言

隨著無線通信領域新興技術的發展，人們對數據傳輸速度的需求迅速提升，給諸如第五代移動通信系統（5G）帶來了許多挑戰［1-2］。許多新的波段，包括毫米波和6 GHz 以下的波段，特別是C 波段，分配給5G 通信來滿足高數據傳輸速度的要求。因此，需要采用大規模多輸入輸出技術來提高頻譜效率。同時，功率放大器（PA）的數量通常也達到64 或128 個。因此，大大降低了單位功率放大器的功率要求。此外，單位PA 小型化來確保系統保持合理的尺寸［3］。基于高功率密度和高效率的GaN 技術的單片微波集成電路（MMIC）在這些應用中非常有前景。

具有大峰值平均功率比（PAPR）的頻譜高效調制技術用來提高5G 網絡速度，這對功率放大器的功率回退效率（PBO）提出了嚴格的要求。因為功率放大器的平均效率主要由其回退時的性能決定。Doherty 類功率放大器（DPA）是目前提高回退效率最常用的結構［4］。目前科研人員已經報道了許多類型的DPAs［5-15］。文獻［10］和［11］中的DPA設計實現了大帶寬，但是放大器的增益和輸出功率相對較低。文獻［12］設計了三路的DPA 可以實現在大回退時的高效率，但是比傳統設計多一路的DPA 意味著有更大的功率損耗和版圖面積。文獻［13］和［14］設計的用于5G 通信的DPA 展現了卓越的性能，但是飽和功率低于10 W，只在窄帶下實現了高回退效率。在文獻［15］中，通過調制主路和輔路晶體管的輸出網絡維持低的阻抗轉換比來達到拓寬頻帶的目的。然而，因為漏極偏置電感是使用鍵合線實現的，所以這個DPA不是全集成的。

本文采用了一種新型的電路拓撲結構，去除了主路分支和兩路合成后的后匹配網絡阻抗轉換網絡。同時采用新型的功率分配器電路，達到了降低版圖面積的目的，同時降低主路的阻抗轉換比來達到拓寬頻帶的目的。設計了一款C 波段高效率、高增益的GaN MMIC Doherty 功率放大器。采用大尺寸晶體管來滿足輸出功率大于10 W，這會在一定程度上減小功率增益。

1 Doherty類功率放大器基本原理

1.1 Doherty類功率放大器拓撲結構

1936 年W. H. Doherty 提出了Doherty 功率放大器的結構［16］。Doherty類傳統電路拓撲結構如圖1（a）所示，輸入信號通過功率分配器分成兩路，分別通過主路放大器（載波放大器）和輔助放大器（峰值放大器），最后合并成一路輸出。根據設計需求不同，功率分配器可以采用等分和不等分功率輸出，主路和輔助功率放大器也可以采用不同尺寸晶體管進行設計。

圖1 Doherty類功率放大器結構

通常主路晶體管工作在AB 類，輔路晶體管工作在C 類工作狀態。在圖1（a）中主路放大器經過輸出匹配后經過90°（λ/4，λ為波長）阻抗變換器，之后兩路合路后再經過一段90°的阻抗變換器將阻抗變換為常用的50 Ω。阻抗變換器的公式由式（1）給出，其中ZA為A點的低阻抗，ZB為B點的低阻抗，最后計算結果如圖1（a）所示，A點低阻抗為100 Ω，B點低阻抗為25 Ω，所以，阻抗轉換器的阻抗轉換比為100∶25=4∶1。

圖1（a）中的兩段50 Ω和35.4 Ω的阻抗變換線是將輸出阻抗匹配到50 Ω。圖1（b）為本次設計所采用的新型Doherty 功率放大器拓撲結構，可以直接將輸出阻抗匹配到50 Ω，因此可以去除主路放大器中的阻抗變換器和兩路合路之后的阻抗變換器，這樣減少了電路設計中的組件，可以減小版圖的面積，同時，因為在輸出匹配中加入了負載調制的功能，所以，輸出匹配電路的設計成為重點。

在Doherty 類功率放大器中，主要有兩種工作模式：一種是只有主放大器工作的回退狀態，另外一種是主放大器（MA）和輔助放大器（AA）共同工作的飽和狀態。在這里，我們定義“低阻抗”（只有MA工作）和“高阻抗”（MA和AA共同工作）。

MA 和AA 的輸出功率在“高阻抗”可以定義［17］為

另外，輸出功率回退（OBO）值可以由下式得出：

MA和AA的負載阻抗滿足以下關系：

1.2 新型功率分配器的設計

圖2（a）為傳統傳輸線形式的功率分配器的拓撲圖，圖中的值由下列公式給出。

圖2 微帶線功分器設計方法

首先假設輸出端口2 和輸出端口3 的輸出功率分別為P2和P3。則定義K值為

由此給出其他數值：

傳輸線可以轉化成電感和電容組成的圖2（b）中的π 型網絡，并且在C 波段的傳輸線（Z和θ確定）的版圖面積大于其所轉化的π 型網絡的版圖面積。所以我們采用圖2（b）中的轉換網絡（ω為角頻率）將傳輸線轉換為π 型網絡。其中參數由下式給出：

經過上述公式計算，可以得出圖3（a）中的集總參數的功率分配器，這樣可以減小因傳輸線帶來的版圖面積過大的問題，同時圖3（a）中因為存在較多電感元件，所以本設計采取圖3（b）新型等功率輸出功分器，參數求解由下式給出［18］：

圖3 集總參數功分器設計方法

采用的圖3（b）的新型輸出網絡可以減小版圖的面積，其中f0為頻率。本次設計的Doherty 類功放的中心頻率為5 GHz。根據圖3（b）的拓撲結構和公式（11）～（13）計算得到L2=1.59 nH，C2=0.64 pF，R2=50 Ω。

2 Doherty類功率放大器的電路設計

2.1 輸出匹配電路的設計

根據第1節的分析，進行輸出匹配的設計。圖4為新型輸出匹配電路的設計，包括主路輸出網絡（OMN main），輔路輸出網絡（OMN aux），輔助放大器的補償電感L7。本文設計的是6 dB 回退功率放大器，由公式（3）求得α=1，同時由公式（4）～（5）求得飽和時主路和輔路的輸出阻抗為100 Ω，此時兩路并聯阻抗為50 Ω，主路放大器在回退時輸出阻抗為50 Ω。很明顯，該匹配網絡的阻抗轉換率為100∶50=2∶1，與傳統結構DPA 的4∶1 的轉換率相比，具有頻帶寬和低插入損耗的優點。補償電感L7使得低輸入功率時的輔助放大器處于開路狀態，確保此時只有主路放大器工作。

圖4 新型輸出匹配網絡

2.2 輸入匹配電路的設計

圖5為輸入匹配網絡設計，包括主路輸入匹配網絡、輔路輸入匹配網絡和相位補償網絡。值得注意的是，在輸入網絡設計中沒有加穩定性網絡，這是因為在電路設計最終網絡中，整體電路在全頻帶內達到了穩定狀態。相位補償電路的作用是將主輔電路調節到相同的相位，減少電路因不同相位而導致損耗。

圖5 輸入匹配網絡

2.3 Doherty類功率放大器的整體設計

Doherty 功率放大器的整體電路原理圖如圖6所示。本文采用0.25 μm GaN HEMT 工藝，通過安捷倫的先進設計系統（Advanced Design System）進行仿真。主放大器采用6×300 μm 晶體管，輔助放大器采用10×300 μm 晶體管。為了減小版圖尺寸，實現小型化的目的，采取集成電感和電容來設計電路，避免大量使用傳輸線導致版圖面積的增大。值得注意的是，為了保證漏極電路能通過足夠大的電流，電感L2和L7要轉換為傳輸線，傳輸線的寬度所通過的電流一般為漏極通過靜態電流的兩倍。

圖6 Doherty功率放大器的整體設計原理圖

主路和輔助電路柵極電壓分別為-2.1 V和-5 V，確保主路和輔路分別工作在AB 類和C 類模式，輔助支路電壓的選取要保證在主路功率回退3 dB（整體DPA 回退6 dB）時輔助支路剛好開啟。輔助電路開啟得過早或者過晚，都會影響整體的電路性能。主路和輔路的漏極電壓為28 V，同時在柵極和漏極電源處添加隔直電容Cb，來減少電源帶來的雜波影響。

3 仿真結果和分析

Doherty 類功率放大器電路原理圖設計完成后進行版圖的設計，進而進行版圖后仿真。Doherty類功率放大器的芯片版圖如圖7 所示，其面積為2.4 mm×1.1 mm。

圖7 Doherty功放芯片版圖

圖8 為DPA 的S 參數版圖后仿真結果，在4.6～5.4 GHz 的800 MHz 帶寬內，小信號增益高于8.2 dB，輸入回波損耗優于-10 dB。

圖8 DPA的S參數

Doherty 類功率放大器的增益和漏極效率DE版圖后仿真結果分別如圖9 和圖10 所示。圖中顯示了DPA 的飽和輸出功率為40 dBm，在4.6～5.4 GHz 帶寬內，飽和時的漏極效率（DE）為58.9%～61.3%，6 dB 回退后的漏極效率為38.3%～45.1%，增益為8.4～11.3 dB。

圖9 DPA的增益和漏極效率

圖10 4.6～5.4 GHz內DPA的性能

表1 給出本文設計的Doherty 類功率放大器與同類型功放的參數對比，我們定義了FOM 來評價功放的整體性能。與其他文獻相比，本設計的版圖面積具有較大優勢，具有較高的功率密度，這對于芯片的小型化至關重要。

表1 本設計與其他Doherty功放參數對比

4 結束語

隨著信息化時代的到來，越來越多的便攜式設備得到了廣泛的應用。功率放大器作為便攜式設備的重要組成部分，其性能和尺寸成為重要的指標。本文采用新型的Doherty類拓撲結構和功分器架構以及較小的阻抗轉換比設計了一款工作在4.6～5.4 GHz 的新型Doherty 類功率放大器，同時驗證了理論的可行性。設計的功放在相近的性能下具有更小的尺寸，更適用于便攜式設備的應用。