基于單一PMOS 差分對的軌到軌輸入運算放大器設計

楊九川,楊發順,,馬 奎,

(1.貴州大學大數據與信息工程學院,貴州 貴陽 550025;2.半導體功率器件可靠性教育部工程研究中心,貴州 貴陽 550025;3.貴州省微納電子與軟件技術重點實驗室,貴州貴陽 550025)

運算放大器是模擬電路中重要的單元電路,在各種模擬電路和數模混合電路中被廣泛應用[1]。隨著MOS 管的特征尺寸不斷縮小,電源電壓也隨之下降,但閾值電壓并沒有按比例下降[2-3],運算放大器的輸入共模范圍與輸出電壓擺幅變得越來越小,而信號幅度會隨著電源電壓的降低而降低,導致信噪比的下降,加劇噪聲對電路的影響[4]。軌到軌輸入運算放大器的輸入共模范圍可達到正負電源軌[5],在低壓應用場景中軌到軌輸入共模范圍是必不可少的。軌到軌輸入運算放大器常采用電荷泵技術與互補差分對技術來實現。

基于電荷泵技術的軌到軌輸入級結構只需單差分對,單差分對的局部高供電電壓保證尾電流源在飽和區工作,實現軌到軌的共模輸入范圍。Duisters 等[6]提出了-90 dB 總諧波失真的局部電荷泵軌到軌輸入運放,雖然可實現軌到軌輸入且總諧波失真很小,但電路結構復雜且片上電容占用較大面積,成本較高。

互補差分對輸入處在正負電源中點時會同時導通,跨導變化近似為單差分對的一倍,巨大的跨導變化導致運算放大器頻率特性變差[7]。如何保證輸入級總跨導在整個共模輸入范圍內保持穩定是軌到軌運放設計的一個重點[8]。為保持輸入級跨導恒定,常用的方法有電壓控制法、電流控制法、寬長比控制法、過渡區重疊法、非匹配模式法以及背柵驅動法[9]。謝海情等[10]采用三倍電流鏡結構通過電流補償實現恒跨導軌到軌輸入級結構,跨導變化率為5.5%,該結構低壓情況下易形成正反饋環路,產生大電流,破壞正常工作狀態。王丹等[11]采用改進開關電流結構實現軌到軌輸入級跨導變化率為2.26%,其電流開關管與輸入晶體管并聯增加了輸入噪聲。唐俊龍等[12]采用電平移位結構結合復用選擇電路的軌到軌輸入級實現跨導變化率為1.44%,雖結構簡單易實現,但其增益不恒定且變化幅度較大。

為此,本文設計了一種單一PMOS 差分對的軌到軌輸入級結構,利用PMOS 管體效應動態調節閾值電壓,實現軌到軌共模輸入范圍,共模輸入范圍內跨導變化率小于3%,無需輔助電路即可實現恒跨導,電路結構簡單。輸出級采用AB 類結構,靜態電流可確定,實現軌到軌滿擺幅輸出。

1 電路設計與分析

1.1 基于互補差分對的軌到軌輸入級電路

互補差分對的軌到軌輸入級是采用PMOS 和NMOS 差分對并聯,如圖1 所示。

圖1 互補差分對軌到軌輸入級電路Fig.1 Rail-to-rail input stage circuit with complementary differential pair

PMOS 差分對導通時,輸入共模電壓范圍為:

式中:Vgsp表示PMOS 的柵源電壓;Vdsatp表示PMOS 差分對尾電流源的漏源飽和壓降。

NMOS 差分對導通時,輸入共模電壓范圍為:

式中:Vgsn表示NMOS 的柵源電壓;Vdsatn表示NMOS差分對尾電流源的漏源飽和壓降。

PMOS 實現負電源軌VSS的輸入共模電壓范圍,NMOS 實現正電源軌VDD的輸入共模電壓范圍,二者并聯的輸入共模電壓范圍為:

運放工作電壓的最小值Vsup如式(4)所示:

PMOS 導通時的跨導gmp可表示為:

式中:IDp表示流過PMOS 的電流;μp表示空穴遷移率;Cox表示單位面積柵氧化層電容;(W/L)p表示PMOS 的寬長比。

NMOS 導通時的跨導gmn可表示為:

式中:IDn表示流過NMOS 的電流;μn表示電子遷移率;(W/L)n表示NMOS 的寬長比。

當共模輸入電壓從VDD向VSS變化時,輸入處在正負電源中間時PMOS 與NMOS 對會同時導通。假設PMOS、NMOS 導通時的電流相同,通過調節寬長比使得gmn=gmp,輸入級的總跨導gmt=gmn+gmp近似變化一倍。

運放輸入級的差模增益AV由輸入管跨導gm與等效輸出電阻RO決定,可表示為:

二級運算放大器的單位增益帶寬GBW 由密勒補償電容CC與輸入管跨導gm決定,表示為:

式(7)和(8)表明,跨導決定運算放大器的差模增益與單位增益帶寬。巨大的跨導變化導致運算放大器頻率補償變得困難,影響系統的穩定性[13]。

1.2 基于單一PMOS 差分對的軌到軌輸入級設計

本文設計一種僅PMOS 差分對輸入的折疊共源共柵結構,簡化電路如圖2 所示,電路是由尾電流源、共源共柵輸入級以及有源負載組成。采用自級聯電流鏡給輸入對管提供尾電流Itail,M1、M2、M3、M4、M5、M6 構成折疊式共源共柵組態,其有源負載是由M7、M8、M9、M10 組成的自級聯電流鏡。

圖2 單一PMOS 差分對的軌到軌輸入級簡化電路Fig.2 Simplified circuit of rail-to-rail input stage with single PMOS differential pair

自級聯電流鏡等效為兩管串聯,其中M9 工作在線性區,較小的漏源電壓提供極大的輸出電阻,M8工作在飽和區。輸出電阻相較于普通電流鏡要大得多,通過自級聯電流鏡有源負載將雙端輸入差分信號轉換為單端輸出,提高差分增益,同時能較好抑制共模信號。

當MOS 管襯底和源極存在電位差時,會影響MOS 管的閾值電壓[14],該效應稱為襯底偏置效應,襯底偏置效應又稱體效應。該結構中輸入對管M1、M2 的襯底接VDD,利用襯底和源極電位差調節閾值電壓。考慮體效應的PMOS 晶體管閾值電壓為:

式中:φF表示費米接觸勢;VSB表示源極與襯底的電壓差;γ表示體效應系數;VTH0表示VSB=0 時PMOS 晶體管的閾值電壓。VTH0與γ可用式(10)與(11)表示:

式中:φms表示金屬和半導體的功函數差;q表示電子的電荷量;Nsub表示襯底的摻雜濃度;εSi表示硅的介電常數;QSS表示半導體表面電荷密度。

輸入對管M1、M2 的襯底接正電源VDD,隨著PMOS 輸入對管柵極電壓從正電源到負電源變化的過程中,PMOS 管閾值電壓由正變負。經仿真驗證柵極電壓從5 V 到0 V 下降的過程中,閾值電壓從0.238 V變化為-0.596 V。

輸入共模范圍的上限由尾電流源Itail的漏源電壓決定,當尾電流源工作于飽和區邊緣時,漏源電壓等于過驅動電壓,可計算出輸入共模電壓的上限:

式中:VOVtail表示尾電流源的過驅動電壓;VOV1表示M1的過驅動電壓。

從中國刑警學院回來后，王敬凱繼續深入梳理案情，以取得更多的證據。 在那封匿名信及3張紙條中，多次出現“瓶裝”這個常人頗感生疏的特殊詞組。

輸入共模范圍下限由M3、M4 在飽和區的漏源電壓決定,飽和區邊緣漏源電壓等于過驅動電壓,可計算輸入共模電壓的下限:

由式(12)和(13)可以看出,輸入共模范圍與過驅動電壓以及輸入管的閾值電壓有關。當輸入共模電壓接近正電源時,閾值電壓為正值;當輸入共模電壓接近負電源時,閾值電壓變為負值,從而利用體效應調節閾值電壓抵消過驅動電壓來拓寬共模輸入范圍到正負電源軌。

在輸入共模范圍內,輸入晶體管工作在飽和區,飽和區MOS 管的跨導為:

式(14)表明,輸入管的跨導由漏電流、寬長比、遷移率以及單位面積柵氧化層電容決定。輸入差分對的漏電流平分尾電流,尾電流恒定即可實現輸入級跨導恒定。

1.3 AB 類輸出級設計

輸出級直接驅動負載,需要低靜態電流和高輸出電流,為充分利用電源電壓,滿足輸出級軌到軌擺幅[15],本文采用AB 類輸出級,簡化原理圖如圖3 所示。合理設計柵極之間的電壓,使輸出晶體管工作在較小的靜態電流下以降低靜態功耗。

圖3 AB 類輸出級簡化電路Fig.3 Simplified circuit of class AB output stage

為滿足設計需求,結合輸入級的單端輸出所設計的輸出級電路如圖4 所示。輸入級為提高增益,輸出電阻很大。M33 作為輸入級與輸出級之間的源極跟隨器,進行級間緩沖。源極跟隨器從柵極輸入,低頻輸入電阻看作無窮,與輸入級輸出電阻并聯,故輸入級增益不受影響。AB 類輸出級前級采用源極跟隨器,其輸出電阻很小,輸出級的輸入電阻遠大于該值。M34、M35、M36、M37、M38、M39 組成AB 類輸出級,傳輸大電流到負載,M34、M36 為輸出管提供恒定的柵極偏置。

圖4 AB 類輸出級電路Fig.4 Class AB output stage circuit

該結構采用線性跨導環確定輸出級的靜態電流[16],線性跨導環表示為:

令μCox(W/L)=k,并通過調節NMOS 和PMOS的寬長比使得相同電流的PMOS 和NMOS 晶體管的k相同,M38、M39 流過的靜態電流為IQ,將式(17)分別代入式(15)和(16)可得:

調整相應的比例關系,由式(18)和(19)可確定靜態電流IQ。通過調節寬長比可以控制合適的靜態電流,得到較大的輸出電流。

對于軌到軌輸出運算放大器,輸出擺幅是一個重要參數。假設輸出對管過驅動電壓等于漏源電壓,可得到輸出擺幅范圍為:

式(20)表明輸出電壓擺幅受到輸出晶體管M38、M39 的過驅動電壓影響,可實現接近軌到軌的輸出電壓擺幅。

1.4 電路整合

本設計主要由單一PMOS 差分對輸入的折疊共源共柵結構和AB 類輸出級電路組成,除此之外還有偏置電路以及頻率補償電路,整體電路原理圖如圖5所示。

圖5 整體電路原理圖Fig.5 Overall circuit schematic

輸入級偏置電路通過電流鏡M23 復制電流源IB的電流,提供柵壓給M22 與M15。自級聯電流鏡M18、M19、M20、M21 復制M22 的漏電流給差分對提供尾電流;自級聯電流鏡M11、M12、M16、M17 復制M15 的漏電流給M13、M14 提供偏置電流,M13 為共柵極提供偏置,M14 給折疊點電流源提供偏置;輸出級偏置電路M25、M26 以M24 的偏置電流為參考,復制給M27、M28 流進M29、M30,分別為M34、M35、M36、M37 提供偏置。

電路存在多個極點,采用密勒補償技術,使主次極點分離,通過密勒補償后系統主極點近似為:

式中:Rout1表示第一級輸出阻抗;Av2表示輸出級的低頻增益。Rout1、Av2分別可表示為:

式中:rO表示MOS 管的小信號輸出電阻;gmb表示MOS 管的體效應跨導。

在運放輸出端形成次極點可近似表示為:

式中:CL表示輸出節點負載電容與寄生電容的總和;Rout2表示第二級輸出阻抗,如式(25)所示:

由式(21)和(24)可以看出,主次極點被分離。當次極點在單位增益帶寬范圍外時,系統可看作單極點近似。

2 電路仿真分析

本設計在Cadence 平臺下使用Spectre 仿真器驗證,在溫度27 ℃、電源電壓5 V、共模電壓2.5 V、負載1 MΩ 的條件下(如無特殊說明)仿真運算放大器的多項性能參數。

仿真運算放大器的共模輸入范圍曲線如圖6 所示,輸入共模電壓范圍為0.0027～4.995 V,表明運算放大器能夠實現軌到軌輸入共模范圍。

圖7 是仿真M1 閾值電壓隨共模輸入電壓變化的范圍,閾值電壓從-0.596 V 變化到0.238 V。

圖7 M1 閾值電壓隨共模輸入電壓變化仿真結果Fig.7 Simulation results of transistor M1 threshold voltage change within common-mode input voltage

圖8 是仿真輸入管M1 在共模范圍內的跨導變化,在整個共模輸入范圍能夠實現跨導變化不超過3%。

圖8 輸入管M1 的跨導變化Fig.8 Transconductance change of input transistor M1

輸入幅值3 V 的正弦波,負載分別為2 kΩ 與600 Ω,運算放大器采用電壓跟隨器形式測試輸出電壓擺幅,仿真結果如圖9 和10 所示。結果表明,在輕負載的情況下,運算放大器的輸出擺幅能夠實現軌到軌滿擺幅輸出。

圖9 2 kΩ 負載輸出擺幅仿真結果Fig.9 Output swing simulation results at 2 kΩ load

圖10 600 Ω 負載輸出擺幅仿真結果Fig.10 Output swing simulation results at 600 Ω load

運算放大器交流特性仿真結果如圖11 所示。結果顯示開環增益為119 dB,相位裕度為58°,單位增益帶寬為4.059 MHz,表明運算放大器具有較大的開環增益,系統穩定性好。

圖11 運算放大器交流特性仿真結果Fig.11 Simulation results of the op-amp AC characteristics

共模抑制比(CMRR)的仿真結果如圖12 所示。結果顯示CMRR 為108.9 dB,表明運算放大器對共模信號抑制能力較強。

圖12 共模抑制比仿真結果Fig.12 Common mode rejection ratio simulation results

3 結論

傳統軌到軌運算放大器輸入級采用互補雙差分對,需要恒跨導技術恒定輸入級的跨導,電路結構復雜。本文提出的軌到軌輸入運算放大器,采用單一PMOS差分對的折疊共源共柵輸入級結構,通過體效應調節閾值電壓實現軌到軌的共模輸入范圍,共模輸入范圍內跨導恒定,結構簡單易于實現;輸出級采用AB 類實現軌到軌的輸出擺幅。經仿真驗證,開環增益為119 dB,相位裕度為58°,共模輸入范圍為0.0027～4.995 V,共模輸入范圍內跨導變化小于3%。該運算放大器適用于汽車傳感器、速度傳感器、壓力傳感器等模擬電路信號放大領域。