增強型β-Ga2 O3/4H-SiC 異質結VDMOS 的設計與研究

王海林,欒蘇珍,,程梅霞,賈仁需

(1.西安科技大學 通信與信息工程學院,陜西 西安 710054;2.西安市網絡融合通信重點實驗室,陜西 西安 710600;3.西安電子科技大學 微電子學院 寬帶隙半導體材料與器件重點實驗室,陜西 西安 710071)

隨著科技的發展,以汽車、高鐵為代表的交通工具,以光伏、風電為代表的新能源領域,以手機為代表的通信設備,以電視機、洗衣機、空調、冰箱為代表的消費級產品,都在不斷提高電子化水平。與此同時,工業、電網等傳統行業也在加速電子化進程,幾乎全行業的電子化發展大大增加了對功率半導體器件的需求。近年來,由寬禁帶半導體材料制作而成的功率器件受到廣泛關注。寬禁帶半導體材料相較于傳統Si 材料有著更優良的材料特性,可以更好地滿足功率器件大功率、大電壓的需求。氧化鎵(Ga2O3)作為新一代寬禁帶半導體材料,有五種不同的結晶形態,其中單斜晶系β 形態最穩定。其禁帶寬度為4.6～4.9 eV,擊穿場強為8 MV/cm,且Baliga 優值遠超SiC、GaN 等寬禁帶半導體,在功率器件應用中已引起廣泛關注。同時,利用熔融技術可以生長出大尺寸、低成本的Ga2O3單晶,且通過分子束外延(MBE)法可以獲得高質量的N 型Ga2O3材料。因為其優越的材料特性和較低的晶圓制備成本,β-Ga2O3有望成為新一代的高壓大功率半導體器件材料。

針對β-Ga2O3器件的研究開始于2012 年[1],基于β-Ga2O3基的異質結日盲探測器[2-3]、功率器件如肖特基勢壘二極管(SBD)[4]和場效應管(FET)[5-7]的研發進展很快。已報道的結構有擊穿電壓達到1 kV 的帶場板的肖特基勢壘二極管[8]、功率品質因數達到50.4 MW/cm2的帶源極場板MOSFET[9]、擊穿電壓超過750 V 的帶柵極場板MOSFET[10]、擊穿電壓超過1 kV 的縱向增強型MOSFET[11]。由于氧化鎵難以形成有效的P 型摻雜,上述β-Ga2O3MOSFET 結構中僅使用了N型β-Ga2O3材料,沒有在器件中形成PN 結。無結MOSFET 的關斷性能以及耐壓性能相較于有結器件會差一些,且不容易形成增強型器件,限制了器件性能的優化。截止到目前,β-Ga2O3器件的性能還遠遠低于理論值,還需要進一步優化結構來提升器件性能。

為了實現有結增強型的β-Ga2O3功率器件,本研究提出了一種具有異質結結構的β-Ga2O3VDMOS。通過在外延層中添加P 型4H-SiC,與N 型β-Ga2O3材料形成β-Ga2O3/4H-SiC 異質結。利用它們之間形成的異質PN 結的單向導通特性,避免了器件在柵極未加偏壓時提前形成導電溝道,實現了增強型器件。基于Sentaurus TCAD 軟件對該器件的電學特性進行了研究,通過調節主要結構參數,對器件的性能進行了優化設計,最終實現了高性能的有結增強型β-Ga2O3功率器件。

1 模型建立

本節介紹了β-Ga2O3基器件模擬過程中的物理模型參數設置。首先查閱相關文獻,總結最近的研究工作中提出的物理模型和實驗數據[12-20],建立了β-Ga2O3的物理模型參數文件。縱向β-Ga2O3基器件一般使用沿(001)晶面生長的β-Ga2O3材料[11,16-17],因此本研究運用的都是關于β-Ga2O3(001)材料的物理模型。其中包括能帶模型、熱力學模型、費米-狄拉克統計、摻雜的不完全電離、摻雜相關的遷移率、高場遷移率、電離摻雜和電離補償摻雜相關遷移率、碰撞電離和陷阱模型等。在功率器件中,遷移率相關模型和碰撞電離模型參數對于器件的性能影響較大,準確建立這些模型可以使仿真結果更加符合實際情況,下面詳細介紹遷移率模型和碰撞電離模型。

1.1 遷移率模型

在模擬過程中,載流子遷移率不是固定不變的。在進行摻雜或器件導通后,遷移率會根據摻雜濃度、表面散射以及電場強度的變化而有所變化,所以需要添加相關依賴模型。本研究采用了Arora 摻雜依賴模型[17],與摻雜相關的遷移率表達式為:

式中:NA,ND分別為受主和施主摻雜濃度;T為溫度;其余參數為材料相關模型參數和擬合系數。本文采用了Park 等[17]根據實驗結果擬合出的β-Ga2O3(001)的Arora 模型參數,具體參數如表1 所示。

表1 β-Ga2O3 的Arora 模型參數Tab.1 Parameters of Arora model for β-Ga2O3

在器件工作時,載流子速度會隨著電場強度的增大而增大,進而達到速度飽和,當速度飽和后電場繼續增大,載流子遷移率就會隨之下降。大電場下的速度飽和模型采用了典型的Caughey-Thomas 模型[18-19],在此模型中,高場下的遷移率由電子飽和速度決定,根據Pearton 等[18]報道的數據,將β-Ga2O3(001)在高場下的電子飽和速度設定為1.728×107cm/s。

1.2 碰撞電離模型

碰撞電離模型在模擬器件的擊穿特性時尤為重要,本研究采用了OkutoCrowell 模型,沖擊電離系數(α)表達式如下:

式中:E和T分別是電場和溫度;其余參數為擬合參數。根據Ghosh 等[20]通過實驗結果擬合出的β-Ga2O3(001)的OkutoCrowell 模型參數,本工作設定a=7.06×105,b=1.77×107,c=-3.29×10-2,d=0,γ和δ設定為0 和1。當α的積分大于1 時,器件發生雪崩擊穿,此時的電壓稱為擊穿電壓。

2 器件結構與能帶分布

2.1 器件結構

圖1 是本工作利用Sentaurus TCAD 軟件設計的器件橫截面圖,該場效應管是一個典型的VDMOS 結構,由輕摻雜外延層、重摻雜襯底、重摻雜源區以及P 阱構成,初始結構參數參考了Salemi 等[21]報道的VDMOS 結構參數。該器件的襯底和外延層采用了沿(001)晶面生長的N 型β-Ga2O3材料。漏電極歐姆接觸形成在重摻雜襯底的下方,襯底厚度為2 μm。襯底上方是輕摻雜的外延層,外延層上方是兩個相鄰的由4H-SiC 形成的P 阱,摻雜濃度為5×1017cm-3。P 阱除了起到與β-Ga2O3形成異質結的作用,也可以避免電場線在柵極邊緣處堆積而提前擊穿晶體管,增加了晶體管的穩定性。源極由P 阱包圍的N 型重摻雜β-Ga2O3區域(1×1020cm-3)形成,源極厚度為0.2 μm,源極金屬下方的P 型SiC 也進行了重摻雜形成P+區,使半導體和源電極形成良好的歐姆接觸。相鄰P 肼之間的β-Ga2O3區域為JFET 區。柵氧化層材料為HfO2,厚度為50 nm,柵氧化層包裹著柵極金屬,柵極長度為4.0 μm,功函數設置為4.6 eV,金屬柵極觸點包裹在柵極金屬上。MOS 溝道由柵氧化層下方的P阱構成,溝道長度為0.5 μm。

圖1 β-Ga2O3 VDMOS 橫截面圖Fig.1 Cross-sectional view of β-Ga2O3 VDMOS

2.2 能帶分布

在晶體管零偏壓情況下p-SiC/n-Ga2O3的異質結能帶分布情況如圖2 所示。β-Ga2O3和4H-SiC 的禁帶寬度分別為4.8 eV 和3.2 eV[3]。導帶偏置(ΔEC)為1.1 eV,價帶偏置(ΔEv)為2.7 eV。由于β-Ga2O3中電子進入SiC 的勢壘高度遠低于SiC 中空穴向β-Ga2O3移動的勢壘高度,因此β-Ga2O3的電子更容易進入SiC,電子起主要作用。

圖2 p-SiC/n-Ga2O3 的異質結能帶圖Fig.2 Energy band diagram of p-SiC/n-Ga2O3 heterojunction

3 仿真結果與討論

作為功率器件,在追求高擊穿電壓(Vbr)的同時也需要降低其比導通電阻(Ron,sp),為了折中考慮這兩個參數,引入了功率品質因數(PFOM),PFOM 的表達式如下:

在本文設計的β-Ga2O3/4H-SiC VDMOS 結構中,SiC 厚度(TSiC)、SiC 溝道濃度(Nch)、外延層厚度(Tepi)以及外延層濃度(Nepi)這四個結構參數對于器件的性能影響較大,上述結構參數的初始值[21]如表2 所示。本節研究了上述結構參數變化時器件的Vbr、Ron,sp和PFOM 的變化情況,通過比較不同結構參數下器件的PFOM 值,得到器件PFOM 最優值,進而確定上述結構參數的最優值。

表2 器件主要結構參數初始值Tab.2 Initial values of the main structural parameters of the device

3.1 SiC 厚度優化

首先模擬了SiC 厚度變化時器件的性能變化,圖3 顯示了該器件的Vbr、Ron,sp以及PFOM 隨TSiC的變化情況。圖3(a)表明隨TSiC的增加,Vbr和Ron,sp都隨之增大。TSiC增加,電流從源極流向漏極的距離增加進而導致Ron,sp增大,同時TSiC增大,P 肼在被擊穿前可以承受更高的電壓,所以Vbr也增大。圖3(b)顯示隨著TSiC的增加,器件的PFOM 的變化是先增大后減小。在TSiC為0.5 μm 時器件有最大的PFOM,所以SiC 厚度的最優值是0.5 μm。

圖3 不同SiC 厚度下β-Ga2O3 VDMOS 的性能。(a)Vbr和Ron,sp;(b)PFOMFig.3 The (a) Vbr and Ron,sp and (b) PFOM of β-Ga2O3 VDMOS with different SiC thicknesses

3.2 SiC 溝道濃度優化

圖4 顯示了器件性能隨著SiC 溝道濃度的變化趨勢,SiC 溝道濃度對器件的比導通電阻影響較大,對器件的擊穿電壓影響較小。圖4(a)顯示隨著Nch的升高,Vbr略微降低,Nch越高,PN 結寬度越窄,PN 結就越容易擊穿,所以Vbr降低。圖4(a)中還顯示隨著Nch的升高,器件的Ron,sp逐漸增大,當Nch大于1×1017cm-3時,Ron,sp顯著增大。這是因為Nch越高,電離雜質散射越強,溝道的載流子遷移率就越低,進而導致Ron,sp越大。圖4(b)顯示器件在Nch為1×1016cm-3時有最優PFOM,所以器件最優溝道濃度為1×1016cm-3。

圖4 不同SiC 溝道濃度下β-Ga2O3 VDMOS 的性能。(a)Vbr和Ron,sp;(b)PFOMFig.4 The (a) Vbr and Ron,sp and (b) PFOM of β-Ga2O3 VDMOS with different SiC channel concentrations

3.3 外延層厚度優化

β-Ga2O3/4H-SiC VDMOS 在高壓環境中工作時,大部分的電壓主要由外延層承受,因此外延層參數對器件性能影響較大。當TSiC和Nch固定為最優值時,器件性能隨著外延層厚度的變化趨勢如圖5 所示。圖5(a)顯示,器件的Vbr和Ron,sp隨著Tepi的增大而增大,因為Tepi越大,需要更大的電壓才能將外延層耗盡,所以Vbr越大。同時Tepi越大,電流從源極流向漏極的距離也越遠,所以Ron,sp越大。圖5(b)顯示隨著Tepi的增大,PFOM 先增大后減小,在Tepi為16 μm 時,器件有最大的PFOM,所以外延層最優厚度為16 μm。

圖5 不同外延層厚度下β-Ga2O3 VDMOS 的性能。(a)Vbr和Ron,sp;(b)PFOMFig.5 The (a) Vbr and Ron,sp and (b) PFOM of β-Ga2O3 VDMOS with different epitaxial layer thicknesses

3.4 延層濃度優化

由文獻[22]得知β-Ga2O3的外延層濃度需要低于2×1016cm-3,且外延層濃度對器件的性能影響較大。因此模擬了在不同Nepi下器件的性能變化,如圖6 所示。由圖6(a)可以看出,Vbr和Ron,sp都隨著Nepi的增加而降低。隨著Nepi的增加,外延層的電阻率下降,使得器件的Ron,sp降低。同時隨著Nepi的增大,外延層帶電離子間距變小,導致外延層的電場增大,更加容易擊穿,所以器件的Vbr降低。圖6(b)表明,隨著Nepi的增大,PFOM 先增大后減小,在Nepi為5×1015cm-3時器件的PFOM 達到最大值,所以器件的外延層濃度最優值為5×1015cm-3。

圖6 不同外延層濃度下β-Ga2O3 VDMOS 的性能。(a)Vbr和Ron,sp;(b)PFOMFig.6 The (a) Vbr and Ron,sp and (b) PFOM of β-Ga2O3 VDMOS with different epitaxial layer concentrations

3.5 優化后的器件性能

上述模擬結果表明,當SiC 層厚度為0.5 μm,SiC 溝道濃度為1×1016cm-3,外延層厚度為16 μm,外延層濃度為5×1015cm-3時,本研究設計的β-Ga2O3VDMOS 有最優的器件性能。優化后的器件主要結構參數如表3 所示。

表3 優化后的器件主要結構參數Tab.3 Main structural parameters of the optimized device

優化后的器件的轉移特性如圖7 所示,圖7(a)是漏極偏壓(Vds)為30 V 時晶體管的轉移特性曲線和跨導曲線,圖中曲線顯示器件的閾值電壓為1.62 V。P型SiC 與源區之間的異質結發揮了優良的單向導電特性,實現了常關型操作。由轉移曲線中漏極電流(Ids)對柵極偏壓(Vgs)的微分可求得器件的跨導(gm),器件的最大跨導為39.29 ms/mm。圖7(b)是在Vds為30 V 時的半對數尺度轉移特性曲線,曲線顯示器件的開關電流比大于109。

圖7 優化后的VDMOS 器件性能。(a)轉移特性曲線和跨導曲線;(b)半對數尺轉移特性曲線Fig.7 The (a) transfer characteristic and transconductance curves and (b) half-log scale transfer characteristic curve of optimized VDMOS device

優化后的β-Ga2O3VDMOS 的輸出特性曲線和擊穿電壓如圖8 所示。圖8(a)顯示了器件在Vgs在0～4 V時的輸出特性曲線,圖中顯示在Vgs為4 V,Vds為30 V 時,器件的飽和電流達到49.51 mA/mm。器件的最小導通電阻為182.4 Ω·mm,進而得到器件的比導通電阻為5.47 mΩ·cm2。圖8(b)顯示了優化后的器件擊穿電壓為1838 V,此時器件的PFOM 為617 MW/cm2。

圖8 優化后的VDMOS 器件性能。(a)輸出特性曲線;(b)擊穿電壓Fig.8 The (a) output characteristic curves and (b) breakdown voltage of optimized VDMOS device

圖9 顯示了部分已發表文獻的β-Ga2O3MOSFET和本研究設計的β-Ga2O3VDMOS 的Vbr和Ron,sp。相比于傳統無結器件,本研究設計的β-Ga2O3/4H-SiC 異質結VDMOS 具有更低的Ron,sp和更高的Vbr。因此該器件具有更加優異的性能,更加適合于功率器件應用。

圖9 優化后的β-Ga2O3 VDMOS 和部分已發表文獻的β-Ga2O3 MOSFET 的比導通電阻和擊穿電壓Fig.9 Specific on-resistance and breakdown voltage of optimized β-Ga2O3 VDMOS and some published β-Ga2O3 MOSFETs

4 結論

綜上所述,本文提出了一種具有β-Ga2O3/4HSiC 異質結結構的VDMOS。利用PN 結的開關特性,得到了1.62 V 的閾值電壓,實現了增強型器件。通過調節4H-SiC 層和外延層的相關結構參數,優化了器件性能,實現了較大的擊穿電壓和較小的比導通電阻。結果表明,該器件的比導通電阻為5.47 mΩ·cm2,擊穿電壓為1838 V。同時具有39.29 mS/mm 的最大跨導以及高達617 MW/cm2的功率品質因數。β-Ga2O3/4H-SiC 異質結VDMOS 與傳統無結器件相比,在實現增強型的同時具有更加優異的PFOM 值,為β-Ga2O3功率器件的性能優化提供了可靠的解決方案。