一種高壓、寬輸入的LDO 電路設計

簡 銓， 肖清泉， 阮 昊， 霍建龍

（1 貴州大學 大數據與信息工程學院，貴陽 550025； 2 上海聚跡科技有限公司，上海 200072）

0 引 言

電源管理芯片現已應用在各種領域場景中，諸如通信、汽車、電子設備、家用機器人等等，且對電源芯片的要求也都不低。 研究中考慮到LDO 具有成本低、功耗低、噪聲低等特點，目前在各領域應用中也受到了廣泛關注與認可。 而在家用機器人系列的掃地機器人研發中，則既要能掃地、也可拖地，所以就需要電源電壓具有更高精度和更低功耗，擁有大負載驅動能力，這就使得掃地機器人要在不同范圍的電源下都能工作，實現產品的多功能。 設計中采用雙極電路來提高誤差放大器增益，并且減小了放大電路的級數，進一步減小了面積。 同時針對帶隙基準電路進行了改進，采用無放大器的結構來實現。 基于華虹0.18 μm工藝，設計了一個寬輸入電壓8 ～40 V，高電源抑制比，寬工作溫度范圍，且能驅動負載100 mA 的LDO 電路。

1 LDO 原理

這里，給出了LDO 的基本結構如圖1 所示。 一般具有基準源、誤差放大器、功率管、電阻分壓模塊。LDO 的設計原理是:初期隨著輸入電壓的升高，誤差放大器進入工作狀態，功率管輸出電流在R1和R2之間產生一個分壓與基準電壓差分輸入。 當輸入端電壓變大時，流過電阻的電流增大，R2的電壓增大，誤差放大器的輸入差變小，輸出電壓減小，功率管流過的電流變小，從而使VREG電壓保持不變，輸出一個穩定的電壓。 一般來說，功率管的尺寸都比較大，而且是要驅動大負載的，所以為了減小寄生電容的影響，并使電路具有快速的響應，都會在功率管前加一個Buffer 來進行解決。 輸出電壓的計算公式為:

圖1 LDO 原理圖Fig． 1 LDO schematic

根據式（1）可知，可以通過修改R1和R2的比值來改變輸出電壓值。

1．1 帶隙基準

通常情況下，帶隙基準電路設計就是將正溫度系數電壓與一個負溫度系數電壓相加來得到一個零溫度系數的基準電壓。 具體如圖2 所示。

圖2 傳統帶隙基準Fig． 2 Traditional bandgap reference

因為二極管的VBE具有負溫度相關系數，根據二極管的電流公式，可推得:

其中，IS表示反向飽和電流，并且存在IS∝μkT；μ表示少數載流子遷移率，且正比于μ Tm；m一般為-3／2；ni表示Si 的本征載流子濃度，存在正比于T3exp［（ -Eg／（kT）］；Eg為Si 的帶隙能量［1］，大約1.112 eV；b為一個比例系數；VT ＝KT／q。 所以VBE為一個負溫度系數的電壓，存在一個正溫度的電壓加上VBE，就可以得到零溫度系數、即與溫度無關的電壓。

傳統電路電源抑制比（PSRR） 較差，由于結構的不對稱和工藝的因素會導致運放兩端的電壓不相等，這就會形成失調電壓。 傳統電路采用放大器實現，對于在高壓中文獻［2］的帶隙基準電源電路采用了兩級電路，分別在第一級產生了粗基準電壓和第二級的電壓。 但這無疑遠遠增大了芯片面積，在實際工程中因成本太高、不宜采用。 針對此問題，本文設計了一個無放大器、不需額外偏置電路的帶隙基準電路來減小芯片面積。 如圖3 所示。

圖3 基準電路Fig． 3 Reference circuit

相對于傳統基準電路，本文設計的基準電壓并采用無放大器電路。 具體是由Q1、Q2和R1、R2、R3、及緩沖電路（Buffer） 組成來減小芯片的面積。 其中，流過電阻R3的電流可以表示為:

由式（2）可知:

只要通過改變2 個晶體管的個數比（1 ∶m），就可以使得2 個電壓差與溫度成正比。 由此可以把式（5）寫成:

所以電路的基準電壓表達式為:

1．2 電路設計與改進

研究可知，通過調整R1和R3的值可以改變VREF值，電阻R2可以起到電路匹配和電壓微調的作用，Q4和Q3一起組成了電路的反饋。 當VREF增大時，流過R1的電流隨之增大，R1兩端電壓也會相應增大，由于ΔVBE是不變的，所以會導致Q1集電極的電壓升高。 當Q1的集電極電壓升高的同時，Q4的集電極電壓會降低，也就是Q的基極電壓也降低，會使得流過R1的電流下降、電壓也隨即就會下降，使得VREF電壓不變。 具體電路如圖4 所示。

圖4 本文帶隙基準電路Fig． 4 The bandgap reference circuit in this article

因為簡并點的存在，電路會存在2 種狀態。 一種是正常工作狀態，而另一種是各種設計用管正常導通，但沒電流流過。 為了避免第二種情況發生，需要啟動電路使其正常工作。 PMOS 管M1作為啟動電路的開關，上電初期M1導通，Q13集電極隨著電壓升高而升高，M5的柵壓也會隨著M1的導通而逐漸上升，Q9、Q10、Q11，Q12也相繼導通。 此時，會把M5的柵端電壓鉗位在4VBE ＋VGS上，并會給Q3提供偏置，使Q3導通，電路工作。 電阻R7、R8、R9、Q18為電路提供偏置，同時與Q16、Q17、Q19和R6組成一個反饋，不僅能夠提供穩定的偏置，還起到了對基準的反饋作用。Q16處于微導通，當基準電壓變化時會由組成的差分電路來實現電壓的反饋作用，也就是電路有2 個反饋電路來保證電壓的穩定。 因為在高壓，研究時為了保護器件和電路的正常工作，在M4和M5柵端和源端會有一個反向二極管，當兩端電壓過高時會把電壓差鉗位到0.7 V。 不至于把器件損壞。Q1、Q2、R1、R2、R3為基準電路，Q3、Q4、Q5組成反饋電路。

圖5 為本文的LDO 電路，因為想在高壓環境下實現寬輸入，會使用高壓管，通過高壓管來轉化電壓，實現高壓轉低壓。 高壓管往往面積比較大，所以在基準電路中不選用放大器，也不采取額外的偏置電路，而是采用自偏置電路來破解高壓管帶來的面積大的問題。 本文的LDO，首先有2 個啟動電路。第一個使帶隙基準電路工作，并且第二個啟動電路會由帶隙基準電路工作狀態所決定，當基準電路正常工作時，啟動電路2 也正常工作，2 個具有一致性。 也就是，圖5 中Q23控制著LDO 啟動，當帶隙基準電路工作時，Q5正常工作會在集電極產生電壓使Q23導通，導通后通過電阻R9和R10分壓后使M9、M10導通。M9導通后，將在R11上產生偏置電流I1，并可由如下公式計算其值:

M7、M8和M9組成電流鏡，復制I1電流給放大器提供偏置。 放大器采用雙極差分電路，因為三極管相對于MOS 有較高的gm和匹配性。 為了提高增援可以選擇有源負載來提高增益，并轉化為單端輸出［2］。 輸出端接一個跟隨器，因為跟隨器具有高輸入阻抗／低輸出阻抗的特點，能夠提高功率管的驅動能力、及優化瞬態響應時間［3］。 瞬態響應在量化時會涉及過沖電壓和響應時間這2 個性能指標，可以分別用式（10）和（11）進行描述［3-4］:

其中，ΔVOUT為過沖電壓，表示當負載變化時，基準的變化量；ΔIload表示負載變化量；t表示響應時間；BW表示環路帶寬；Ip為功率管的驅動電流。由此可以增大帶寬、驅動電流和電容來降低響應時間。 但是電容一般會很大，所以要適當選擇電容。這樣一來，電路的瞬態響應特性就會得到改善。

2 仿真

基準電壓如圖6 所示。 由圖6 可知，當電源電壓上升到6.0 V 左右，基準電路開始工作并且穩定在1.23 V。 隨著電源電壓的升高，輸出電壓也隨之升高，在8 V 左右，LDO 開始工作，且輸出電壓不再隨電壓波動而發生改變。 說明整個電路已處于正常工作狀態。 在8～40 V 區間內LDO 處于正常工作范圍，說明有較寬范圍的輸入電壓。

溫度系數如圖7 所示。 由圖7 可看到，隨著溫度從-50 ℃～165 ℃的上升，基準電壓基本保持在1.23 V左右，最高為1.236 V，最低達到1.233 V，有10 ppm／℃的溫度系數，同時，輸出電壓最高變化了8.34 mV，最低3.82 mV，隨溫度變化也不大，受溫度影響都較小。 仿真表明電路具有良好的溫度系數，所以該電路在較低和較高溫度下也能正常工作。

圖7 溫度系數Fig． 7 Temperature coefficient

線性調整如圖8 所示。 由圖8 可知，在負載分別為輕載0 mA 和重載100 mA 情況下，電源電壓從9～45 V 的變化過程中，電壓基本保持在5.03 V左右；在輸入電壓有26 V 的變化時，電壓能保持穩定，在重載情況下線性調整達到54 uV／V，具有良好的線性調整率。

圖8 線性調整Fig． 8 Linear adjustment

負載調整如圖9 所示。 由圖9 可知，在電源電壓為30 V 時，負載從0 mA 到100 mA 變化情況下，電壓也只有1.23 mV 變化，線性調整率已然達到了12.50 uV／mA，符合設計標準。

圖9 負載調整Fig． 9 Load adjustment

瞬態線性調整如圖10 展示。 由圖10 可知，在電源電壓有3 us 瞬間變化，負載為100 mA 時，仿真得到上沖電壓為91.49 mV，下沖電壓為118.22 mV，恢復時間都5.0 us，具有較低的瞬態變化電壓和快速恢復時間。 說明對于電壓的瞬間變化，負載也能快速響應和恢復，并且穩定下來，符合設計要求。

圖10 瞬態線性調整Fig． 10 Transient linear adjustment

瞬態負載調整如圖11 所示。 由圖11 可知，在電源電壓為30 V 時，給負載一個方波信號，分析瞬態響應，仿真得到在3 us 變化內，上沖電壓、下沖電壓分別到達83.17 mV 和75.95 m V，恢復時間也只有6 us左右，符合設計要求。

圖11 瞬態負載調整Fig． 11 Transient load adjustment

分別在0 mA 和100 mA 負載下進行環路增益仿真，如圖12 所示。 從圖12（a）和（b）可以得到，電路具有94 dB 的電源抑制比；在低頻時、輕載下，有60 dB的增益，2 種負載下都有82°的相位裕度。

圖12 電源抑制比和環路增益Fig． 12 Power supply rejection ratio and loop gain

本文針對其它文獻的研究仿真進行比較，結果見表1。 由表1 可知，在輸出為5 V 的情況下，本文的輸入電壓寬、線性調整率和負載調整率均優于文獻［5］和文獻［8］，輸出電流稍遜于兩者，啟動電壓稍高，符合設計要求。 綜合比較后可知，本電路負載調整率和線性調整率都很高。 在負載和電壓快速變化的情況下能快速恢復，輸出正常電壓。

表1 與其他文獻的LDO 相比Tab． 1 Compared with LDOs from other literature

3 結束語

本文設計了基于華虹0.18 um BCD 工藝，高壓、寬范圍輸入的LDO 電路，在大負載下其線性調整率和負載調整率分別達到54 uV／V、12.5 μV／mA，并且在電源和負載瞬態變化時，負載都有6 μs 的快速恢復時間。 在對溫度進行仿真時，也表明該芯片能在-50 ℃～165 ℃的環境下正常工作，輸入電壓在8～40 V，能驅動最大負載100 mA，靜態電流小于200 uA，同時能穩定輸出5 V 電壓。 因此該芯片可用于電機驅動芯片當中。