基于混合介質的同軸-環形TSV 傳輸特性分析

楊賀,張立文,楊陳,王金嬋,曹磊

(河南科技大學 電氣工程學院,河南 洛陽 471023)

隨著系統復雜度和集成密度的增加,迫切需要提高集成系統中不同芯片互連的傳輸性能,而硅通孔(Through Silicon Via,TSV)是實現三維集成的關鍵技術之一。在三維集成電路系統中,從TSV 到相鄰TSV、互連線或有源區域的耦合噪聲不可忽略,TSV互連的耦合噪聲和信號損耗是設計的關鍵問題,需要仔細建模和表征[1-3]。目前,圓柱形TSV、環形TSV、錐形TSV、同軸TSV 等不同的TSV 結構得到廣泛應用。由于環形TSV 能減小金屬導體與硅襯底之間熱失配,提高三維集成電路熱應力可靠性[4-5]。同軸形TSV 結構可以有效地降低損耗和耦合噪聲,同時減小所引入的熱應力和KOZ(Keep-Out-Zone),提高熱機械性能[6-8]。而同軸-環形TSV(Coaxial -Annular Through Silicon Via,CA-TSV)結構同時具備兩者優勢,在超高密度集成電路中有很大應用前景。

TSV 結構在穿過襯底介質以及其他介質網絡時,信號會有不同程度的衰減,填充介質種類也會對傳輸損耗(S11、S21)與耦合串擾產生影響,影響信號的完整性[9-17]。Chen 等[10-11]研究發現BCB 及Air 介質層圓柱TSV 相比傳統SiO2介質層,相鄰TSV 泄漏電流、電容密度均大幅減小;Salah 等[12]對比了圓柱形TSV、同軸TSV 以及空氣隙同軸TSV 結構三者的性能,發現空氣隙同軸TSV 降低寄生電容和功耗的作用更明顯;Qian 等[13]研究發現內Si 外BCB 介質CA-TSV 的S21比同軸型TSV 結構更大,且抗噪聲能力相當。隨著研究的深入,Curran 等[14-15]研究發現“Si-BCB-Si” 混合介質層同軸TSV 的S12參數隨著中間BCB 介質尺寸減小而增大,并對RLCG(Resistance -Inductance -Capacitance-Conductance)參數進行了準確提取;丁英濤等[16]提出了一種“Si-BCB-Si” 混合介質類同軸TSV 結構,并對其傳輸損耗進行優化分析;楊銀堂等[17]提出了一種“BCB-Air” 混合介質同軸TSV 結構,相比傳統同軸型TSV 陣列,其耦合串擾減小,但損耗增大。目前對于混合介質TSV 的研究主要集中在同軸TSV 結構。而CA-TSV 作為一種新的TSV 結構,目前對其研究主要圍繞在熱機械特性和電學特性[6,18-20],對混合介質CA-TSV 的傳輸特性研究鮮有報道。

為了進一步提高CA-TSV 傳輸性能,本文針對外層為混合介質的CA-TSV 傳輸特性展開研究,首先對CA-TSV 內外層介質材料對傳輸損耗及串擾的影響進行分析,以此為基礎,提出了一種新型“BCB-Si-BCB”混合介質CA-TSV 結構,并對混合介質尺寸及配比對CA-TSV 單管傳輸損耗與串擾的影響進行了研究,得到一種低串擾且傳輸損耗較低的混合介質配比,將模型尺寸放大發現結果不變。最后,對混合介質CA-TSV 模型的RLCG 參數進行提取,并建立等效電路模型,代入ADS 中得到S11、S21參數,并與HFSS 仿真結果進行對比,擬合效果良好證明了理論模型正確性。

1 CA-TSV 內外介質種類對S 參數影響

1.1 CA-TSV 模型參數

CA-TSV 模型如圖1 所示。其中圖1(a)是內外單一種類介質CA-TSV 截面圖,模型尺寸見表1,硅襯底電導率為10 S/m。

表1 CA-TSV 尺寸參數Tab.1 CA-TSV size parameters

圖1 兩種CA-TSV 模型橫截面圖。(a) 內外單一介質CA-TSV;(b) 外層為混合介質CA-TSVFig.1 The cross-sections of two CA-TSV models.(a) CA-TSV with internal and outer single dielectric layer;(b) CA-TSV with outer mixed dielectric layer

1.2 CA-TSV 內外層介質種類對S 參數影響

1.2.1 內部介質種類對S參數影響

固定外層介質為Si,將內部介質種類分別設為BCB、SiO2、Si(相對介電常數分別為2.6,4.0,11.9),在HFSS 中進行仿真,仿真頻段設為0.1～100 GHz、步長設為0.1 GHz,仿真精度設為0.02 dB,仿真結果如圖2。顯然,內層介質種類對CA-TSV 的插入損耗與回波損耗無影響;內層介質種類對串擾影響也相對較小,且相對介電常數越低、絕緣性越好的材料串擾越小,這是由于內部介質與銅環導體直接接觸,漏電流通過介質層流入RDL 層,且介質相對介電常數越小其抑制漏電流的能力越強,耦合到襯底的噪聲越小,串擾越小。因此本文選擇介電常數相對較小的BCB 介質作為CA-TSV 結構的內層介質。進一步對比發現,100 GHz 頻點處遠端串擾和近端串擾相差小于0.1 dB,相差很小。

圖2 內層介質種類對S 參數的影響。(a) S11;(b) S21;(c) S31;(d) S41Fig.2 Influence of internal dielectric layer type on S parameters.(a) S11;(b) S21;(c) S31;(d) S41

1.2.2 外層介質種類對S參數影響

內層介質設置為BCB,外層介質種類分別設為BCB、SiO2、Si 介質,通過HFSS 仿真得S參數結果如圖3 所示。由圖3 可知外層介質相對介電常數越低,S11越小、S21越大,傳輸損耗越小。這是因為采用相對介電常數小的BCB 作為外層介質時,信號與接地銅環之間的耦合電容最小,因而相比于SiO2、Si 介質,其傳輸損耗最小。從圖3 發現,外層介質相對介電常數越大,串擾抑制能力越強,串擾越小。顯然,外層介質為Si 時串擾最小,且BCB 與SiO2相對介電常數較低,抑制漏電流能力都很強,因而在0.1～50 GHz 范圍串擾幾乎相等,隨著頻率增大,串擾差值逐漸增大,100 GHz 相差約0.69 dB。進一步對比發現,100 GHz頻點處遠端串擾和近端串擾相差很小,約0.24 dB。結合圖2 分析可知,內外層介質種類不同時,CA-TSV遠端串擾和近端串擾相差很小,為了方便,后面討論串擾時,遠端串擾曲線不再展示。

圖3 CA-TSV 外層介質種類對S 參數的影響。(a) S11;(b) S21;(c) S31;(d) S41Fig.3 Influence of CA-TSV outer dielectric layer type on S-parameters.(a) S11;(b) S21;(c) S31;(d) S41

由圖3 分析可知,外層單一種類介質CA-TSV 傳輸損耗減小(S11減小、S21增大)的同時,陣列串擾會增大,兩者不可兼顧。且CA-TSV 外層介質寄生電容大小直接決定S11、S21的大小;而寄生電容與銅導體泄漏電流同時作用影響CA-TSV 之間的串擾。結合CATSV 寄生電容提取公式可知,內外銅導體之間寄生電容受到外層介質相對介電常數與內外徑比值(介質尺寸)的調控,因此對外層介質合理選擇十分重要。

2 混合介質CA-TSV 傳輸損耗及串擾研究

2.1 混合介質CA-TSV 模型及其傳輸損耗

由于外層單一種類介質填充時,當信號損耗最小時對應陣列串擾最大,反之亦然,信號損耗與串擾兩者性能不可兼顧,綜合考慮漏電流影響與結構可靠性,為使CA-TSV 能在TSV 陣列中表現出更好的傳輸性能,本文提出一種新型“BCB-Si-BCB” 外層混合介質CA-TSV 結構(如圖1(b)所示),即內外銅導體之間采用外層BCB 包裹Si 的混合介質結構,整個模型由內到外依次為BCB-銅-BCB-Si-BCB-銅-SiO2層。

通過HFSS 仿真軟件,對提出的“BCB-Si-BCB”混合介質CA-TSV 傳輸性能進行仿真,并與純Si 介質、純BCB 介質、“SiO2-Si-SiO2” 混合介質、“Si-BCB-Si” 混合介質CA-TSV 的傳輸損耗S11與S21值進行對比,如圖4 所示,這里設定“BCB-Si-BCB” 混合介質CA-TSV 外層混合介質尺寸比為Win∶WSi∶Wo=1 ∶1 ∶1。由圖4 綜合分析可知,外層采用純Si 介質的傳輸損耗最大,100 GHz 頻點處,純Si 介質S11最大-2.167 dB、S21最小-5.765 dB;兩邊加入SiO2變成混合介質層后S11值為-5.283 dB、S21值為-1.713 dB,傳輸損耗大幅降低,此結論不受混合介質尺寸比的影響,也明顯優于“Si-BCB-Si” 混合介質的傳輸損耗;若采用相對介電常數更小的BCB 替換SiO2層后S11、S21參數再次得到較大優化,S11值為-7.504 dB、S21值為-0.922 dB,此結論同樣不受混合介質尺寸比的影響;相比于傳輸損耗最低的純BCB 填充的CA-TSV 結構,兩者S11值相差約2.2 dB、S21值僅相差約0.41 dB。另外,從圖3 可以看出純BCB 介質填充時串擾最大,可知相比于除純BCB 介質CA-TSV 結構以外的其他類型介質填充的CA-TSV 結構,本文提出的“BCB-Si-BCB” 混合介質CA-TSV 結構傳輸損耗更低,傳輸性能更優。

圖4 混合介質CA-TSV 傳輸損耗分析。(a) S11;(b) S21Fig.4 Analysis of transmission loss of CA-TSV with outer mixed dielectric layer.(a) S11;(b) S21

2.2 混合介質尺寸及配比對CA-TSV 的S 參數影響

將“BCB-Si-BCB” 混合介質結構中高阻硅尺寸WSi固定不變,改變兩側BCB 介質尺寸進行分析,研究混合介質尺寸及配比對回波損耗S11與插入損耗S21的影響,將高阻硅尺寸WSi設置為0.9 μm,分別控制兩側BCB 介質尺寸從0.3 μm 到0.9 μm 變化,HFSS仿真結果如圖5 所示。很明顯,固定混合介質中心層Si 介質尺寸不變,隨著Si 兩側BCB 尺寸增加,混合介質層總尺寸增大,從而使S11遞減、S21遞增,即傳輸損耗減小、傳輸性能提高。

進一步對比發現: 在混合介質層總尺寸不變的情況下,Win=0.6 μm、Wo=0.3 μm 時S11、S21參數結果優于Win=0.3 μm、Wo=0.6 μm;Win=0.9 μm、Wo=0.3 μm 時S11、S21參數結果優于Win=0.3 μm、Wo=0.9 μm;因此,可以推斷當混合介質總尺寸與中間層Si 尺寸固定的條件下,內層BCB 所占比例越高,S11越小、S21越大,即傳輸損耗越小,且S11變化幅度較小在0.4～0.5 dB 之間。

圖6 給出了混合介質尺寸及配比對CA-TSV 結構串擾的影響,從仿真結果可知隨著混合介質CA-TSV 兩側BCB 尺寸增大,混合介質層總尺寸增加,從混合介質層耦合到RDL 層的噪聲增加,串擾增大;這些正好與圖5中傳輸損耗逐漸減小的變化趨勢相反。同時發現,在Win=0.3 μm、Wo=0.3 μm 時串擾值最小,100 GHz 時為-81.914 dB,這時混合介質比為Win∶WSi∶Wo=1 ∶3 ∶1。

圖5 混合介質尺寸及配比對CA-TSV 傳輸損耗的影響。(a) S11;(b) S21Fig.5 Influences of size and proportion of mixed dielectric layer on transmission loss of CA-TSV.(a) S11;(b) S21

圖6 混合介質尺寸及配比對CA-TSV 串擾的影響Fig.6 Influence of size and proportion of mixed dielectric layer on CA-TSV crosstalk

2.3 不同混合介質TSV 結構的串擾分析

硅通孔是三維集成電路的核心技術,隨著集成度不斷提高,TSV 數量不斷增加、尺寸間距不斷縮小的同時信號間耦合串擾越加嚴重,串擾的加重會導致高速數字信號之間產生碼間串擾,引起傳輸錯誤,從而影響信號傳輸質量。因此一種低串擾的混合介質配比方式顯得尤為重要。根據前述分析,采用“BCB-Si-BCB” 混合介質比Win∶WSi∶Wo=1 ∶3 ∶1 時的CATSV 結構與純BCB 介質CA-TSV 結構及丁英濤等[16]提出的“Si-BCB-Si” 混合介質CA-TSV 結構進行對比,同時將基于“BCB-Si-BCB” 混合的CA-TSV 與同軸型TSV 串擾進行對比,仿真結果如圖7(a)所示。由圖7(a)可知“BCB-Si-BCB” 混合介質CA-TSV相比其他結構,串擾最低。在100 GHz 頻點處“BCB-Si-BCB” 混合介質CA-TSV 相比于同樣混合介質的同軸型TSV 串擾減小了約1.4 dB,也比“Si-BCB-Si”混合介質CA-TSV 結構串擾減小了約1.5 dB,這些結果表明“BCB-Si-BCB” 混合介質CA-TSV 結構模型抑制耦合串擾能力明顯優于其他混合介質結構。同時將表1 中CA-TSV 模型尺寸同比放大一倍,串擾仿真結果如圖7(b)所示。很顯然,模型尺寸放大一倍,其仿真結果與圖7(a)結論一致,由此可知該模型結論不受尺寸限制,對于大尺寸同軸TSV 與CA-TSV 結構,同樣可以克服平坦化過程中內部Si 介質易斷裂的現象[16]。

圖7 “BCB-Si-BCB” 混合介質CA-TSV 串擾對比。(a)初始模型;(b)尺寸擴大模型Fig.7 CA-TSV crosstalk comparison of BCB-Si-BCB mixed dielectric layer.(a) Initial model;(b) Size expansion model

3 混合介質CA-TSV 電路模型及驗證

3.1 混合介質CA-TSV 等效電路模型

根據圖1(b)所示的“BCB-Si-BCB” 混合介質CA-TSV 截面圖,建立如圖8 所示“BCB-Si-BCB”混合介質CA-TSV 的單位長度等效電路模型。基于Ndip 等提出的圓柱形TSV 寄生參數提取的改進方法[15]及CA-TSV 寄生電阻參數提取的方法[13-14,19],綜合考慮集膚效應和鄰近效應的影響,對單位長度混合介質CA-TSV 等效電路模型RLCG 參數進行提取,得出了如下適應本文提出的混合介質CA-TSV 結構寄生參數提取方程。

圖8 混合介質CA-TSV 等效電路模型Fig.8 Equivalent circuit model of CA-TSV with outer mixed dielectric layer

混合介質CA-TSV 內外銅導體的電阻R由公式(1)計算:

式中:r1=r0+WCu,為信號銅導體外半徑;r2=r1+Wox,為接地銅導體內半徑,其中Wox=Win+WSi+Wo為外層介質環總厚度;ρ為TSV 的電阻率;δ為趨膚深度。

式中:f是頻率;μ為導體磁導率。

考慮傳輸線的電感和電阻之間的頻率相關關系,混合介質CA-TSV 內銅環間混合介質電感L用公式(3)表示,同理代入對應參數即可得L1。

式中:μ0為真空導體磁導率。

混合介質層寄生電容由三部分組成,Si 介質兩側的BCB 層寄生電容表達式如下:

式中:ε0為真空介電常數;εbcb為BCB 介質相對介電常數;Win為內側BCB 介質層尺寸;Wo為外側BCB 介質層尺寸,且Win=Wo;WSi表示硅介質層尺寸。

為了更好地表述Si 介質層損耗,通過安培定律引入復介電常數見式(6)和(7)[15,20]:

式中:σeff是有效電導率;εSi為硅電導率;tanδ默認為硅的導電性而產生的損耗,值為0.004,這里不考慮硅的極化損耗。

參照BCB 層寄生電容表達式(4)和(5),根據式(7)所得硅介質層復介電常數,可得等效電路中硅介質層的復電容:

則銅信號導體與接地導體之間的復電容可表示為三層介質層電容的串聯形式:

結合復導納公式:

可知介質層電導:

3.2 仿真結果驗證

在ADS 中建立圖8 所示的等效電路模型,將RLCG 參數提取公式代入Matlab 中計算,并將計算結果代入等效電路原理圖中,仿真頻率為0.1～100 GHz,步長0.1 GHz。將ADS 仿真結果與HFSS 仿真得到的S11、S21曲線進行對比,如圖9 所示。HFSS 仿真得到的S11值隨著工作頻率增加而增大,且S11曲線整體平滑,解析法得到的S11參數在0.1～20 GHz 頻段時與HFSS 仿真結果相比有一定誤差,但變化趨勢一致,且隨著工作頻率增加逐漸與HFSS 仿真結果重合;另外,解析法與HFSS 仿真得到的S21參數曲線均隨著頻率增加而減小,且變化速率呈“快-慢-快” 的趨勢,誤差在可控范圍,曲線總體擬合度較高,證明了本文提出的“BCB-Si-BCB” 混合介質CA-TSV 電路模型的準確性。

圖9 HFSS 與ADS 仿真結果對比Fig.9 Comparison of simulation results between HFSS and ADS

4 結論

本文首先對CA-TSV 內外層介質材料對傳輸特性及串擾的影響進行分析,發現內層介質相對介電常數越小,漏電流抑制能力越強,串擾越小,且對S11、S21參數無影響。外層介質相對介電常數越大,串擾越小,傳輸損耗越大,兩者變化恰好相反。由于單一介質難以平衡傳輸損耗與串擾,綜合考慮BCB 介質阻隔漏電流效果遠優于SiO2介質且結構穩定性強,因此提出一種組合為“BCB-Si-BCB” 混合介質CA-TSV 結構。研究發現,CA-TSV 混合介質尺寸越大,傳輸損耗越小,串擾越大;當混合介質總尺寸與中間層Si 尺寸固定不變,內層BCB 占比越高,串擾越大,變化幅度在0.3 dB 左右,與S11減小幅度基本一致。在“BCB-Si-BCB” 混合介質比1 ∶3 ∶1 時,相比于純BCB 介質填充、“Si-BCB-Si” 混合介質填充CA-TSV,進一步降低了TSV 之間的耦合串擾。最后,建立“BCB-Si-BCB” 混合介質CA-TSV 等效電路模型,對傳統參數提取公式進行改進,經仿真驗證0.1～100 GHz 頻段內具有良好的一致性。