高分辨雷達成像目標模擬系統均衡方法研究

徐 嘯，王立權，韓志強，陳泓瑋，杜溢華，許 哲

（上海機電工程研究所，上海 201109）

隨著軍事需求的不斷增強以及電子對抗技術的飛速發展，寬帶成像制導技術正成為各個國家的研制熱點。寬帶信號可實現較高的距離分辨率，具有較強的抗雜波能力，在高分辨成像方面具有很大的優勢［1］，國內外已有多款寬帶高分辨雷達模擬系統研制成功。在針對高分辨雷達成像導引頭所設計的寬帶半實物仿真系統中，射頻信號需經多級變頻、移相、放大、濾波等信號處理［2］。系統通過實時在線調取幅相補償數據庫，均衡鏈路器件引起的幅相誤差。補償后的系統角模擬精度主要由頻率步進Δf決定。想要獲得較高的角模擬精度，需要選擇較小的頻率步進，而較小的頻率步進會增加校準的工作量且難以適用于寬帶成像系統［3］。

傳統的半實物仿真目標模擬系統升級為能夠模擬高分辨成像目標的瞬時寬帶系統，理論上可以將饋電系統中的所有窄帶器件全部替換成寬帶器件，但是目前寬帶衰減器及移相器等器件尚未能達到工程級別，且價格昂貴，系統改造成本急劇增加［4］；文獻［5］提出了一種提高射頻半實物仿真寬帶信號角模擬精度的方法。該專利提出了一種以數字化幅相表補償寬帶信號的方法，解決了寬帶雷達信號模擬的技術難題，但本質上模擬精度仍取決于補償頻率步進。本文提出了一種基于數字調制的高分辨雷達成像模擬系統均衡方法，該方法首先用數字調制的方式實現傳統的精控單元，并基于VLSI 算法設計三路并行幅相補償濾波器，完成高分辨雷達成像目標角位置精確模擬。

1 幅相誤差對高分辨雷達成像目標模擬系統的影響分析

半實物仿真目標模擬系統一般通過經典的幅度重心算法［6］，精確控制目標在三元組陣列內的位置。

根據幅度重心公式，目標的空間位置可以表示為

式（1）中，E1、E2、E3分別表示3 個天線輻射的能量；φ1、φ2、φ3是3 個天線的相對方位角；θ1、θ2、θ3為3 個天線的相對俯仰角。

幅度重心公式使用的前提是3 個喇叭天線輻射的射頻信號相位是一致的。通過控制三元組的3 個天線的幅度值精確定位三元組的輻射中心所在的空間位置［7］。傳統的射頻陣列系統一般對單頻點進行校準，很難保證寬帶內3 個通道所有頻點的幅度相位保持一致，難以實現高分辨雷達成像目標角位置模擬。

另外，SAR 圖像由距離向和方位向2 個脈沖壓縮過程組成，由于幅相誤差對每個距離向脈沖壓縮響應影響一樣，不會引起方位向額外的幅相誤差，進而影響方位向脈沖壓縮峰值處相位，因此，只需分析信號單通道幅相誤差對SAR 距離向脈沖壓縮后峰值處相位的影響。文獻［8］分析了僅存在幅度誤差時，不影響脈壓峰值處的相位，即幅度誤差不會對圖像的相位保持特性產生影響。因此，只需分析通道相位誤差對成像距離向脈沖壓縮后峰值處相位的影響。

假設系統的傳遞函數為

其中，A(ω)是系統的幅頻失真特性函數，θ(ω)是系統的相頻失真特性函數。為分析帶內誤差對系統的影響，可作如下展開［7］：

由成對回波理論［8］可知，信號通過幅相特性非理想的系統時，在輸出端除期望信號分量外，還會出現成對回波，成對回波與主回波疊加，將影響脈壓響應主瓣展寬系數（Kml）、峰值旁瓣比（PSLR）和積分旁瓣比（ISLR），進而影響最終的制導精度。

2 基于數字調制的均衡方法設計

2.1 數字均衡算法總體架構

傳統的半實物目標模擬系統主要包含仿真控制系統、回波模擬器以及陣列饋電系統，如圖1所示。閉環仿真時，仿真控制系統通過調取幅相補償表的方式完成單頻點補償。對于本文研究的高分辨成像模擬系統，該方法無法同時完成有效工作帶寬內全部頻點補償，因此，需要一種寬頻帶的補償方法，精確地補償鏈路幅相畸變，以達到高分辨雷達成像系統的模擬要求。

圖1 傳統半實物目標模擬系統組成Fig.1 General architecture of the traditional HWIL target simulation system

本文將模擬器輸出的三路信號直接連接至陣列饋電系統的精控前端，通過調節模擬器三路信號的幅度和相位實現目標位置的空間合成，并利用模擬器的數字平臺進行全鏈路均衡運算，完成高分辨雷達成像目標模擬。

本文設計的數字均衡算法總體架構如圖2所示。主動雷達信號經過模擬器下變頻鏈路之后變成中頻信號，中頻信號經過DRFM 進行相關數字信號處理之后再經過均衡補償模塊，補償后三路數據通過上變頻傳輸給信號模擬器的輸出端，即Y1（t）、Y2（t）、Y3（t）。

Y1（t）、Y2（t）、Y3（t）分別傳輸至饋電陣列系統的A、B、C3個鏈路，h1（t）、h2（t）、h3（t）為3個通道傳遞響應函數，饋電系統接收計算機實時控制模塊下發的控制指令選通指定的支路，將信號傳輸至天線陣列系統中對應的三元組天線，完成高分辨雷達成像模擬。

2.2 幅相均衡模塊設計

工程上通常用復系數FIR 濾波器來實現系統的幅相補償，但是此類濾波器的設計方法存在誤差約束方法不足、群延時誤差約束非凸性、設計方法通用性差等問題［9］。為高效實現高分辨雷達成像目標模擬，本文采用對稱系數FIR 幅度補償濾波器和全通相位補償濾波器結合的方法設計幅相均衡模塊如圖3所示。

圖3 數字均衡模塊結構設計Fig.3 Structure design of the digital equalization module

由于脈沖響應系數為有限項，因此FIR濾波器始終是穩定的，并且一般情況下系數滿足一定的對稱性，能夠得到嚴格的線性相位，保證數字信號不發生畸變。本文幅度非線性均衡模塊采用對稱系數FIR濾波器實現，其傳遞函數與系統幅度響應函數A(ω)存在如下關系：

N階FIR濾波器的傳遞函數如下：

在得到系統的幅度誤差失真特性之后，即可基于Matlab濾波器設計工具快速求解幅度非線性均衡濾波器系數，具體設計流程如圖4所示。

數字全通濾波器幅度恒定，其相頻特性可以根據需要做出相應設計［10］。一般情況下如果系統對相位特性有特殊要求，而又要求不能改變其原有的幅度響應，全通濾波器是較好的選擇。

N階全通濾波器的傳遞函數如下：

其中，z=ejw，ω=2πf，f是歸一化頻率，根據式（6）可以求出整個濾波器的相頻響應，即

其中，θN(ω)和θD(ω)分別是H(z)的分子多項式N(z)和分母多項式D(z)的相頻響應。由全通濾波器的性質可知：它的分母具有最小相位；而一個最小相位序列的群延遲函數及其復倒譜系數之間滿足如下關系：

對式（8）進行傅里葉反變換得到

再根據式（9），得到

其中，a(0)=1。由式（10）可得全通相位均衡濾波器傳遞函數H(z)，全通均衡模型可以根據群延遲函數建立。具體設計流程如圖5所示。

圖5 相位非線性均衡濾波器設計流程Fig.5 Flow chart of the nonlinear equalization filter design for phase

2.3 基于FFA級聯的均衡算法高效實現結構

在高速信號處理領域，系統架構一般采用并行處理方式，在架構中FIR濾波器單元被多次重復利用，造成硬件資源浪費，實現一個L路N階的并行濾波器，需要消耗(N×L)個乘法器［11］。本文所研制的高分辨雷達成像模擬系統時，若數字處理架構采用一路高速并行計算，所計算的濾波器階數為100階，那么僅這一模塊所需要的乘法器就達到1600個，三路濾波器消耗的乘法器資源達到4800個，而本文研制系統采用的KU115平臺乘法器數量為5520，占用量達到86.9%，嚴重影響其他功能的實現，所以需要尋找新的并行解決方案。

快速FIR算法（FFA）相較于傳統的多相分解技術可以降低一部分資源消耗，縮減系統的算法強度，實現L路N階的濾波器僅需(2N-N/L)個乘法器。例如，濾波器階數N=4、并行路數L=2，傳統并行方法需要8次乘法器，而二路并行快速濾波方法僅需要6次乘法，如圖6所示。

圖6 2種并行濾波器實現結構Fig.6 The implementation structures of two parallel FIR filters

本文通過對FFA算法進行深入研究，對于小尺寸的并行濾波結構使用FFA算法，具有非常高的效率。但是，隨著并行路數的增加，所需要的延時器的數量會越來越多［11］。為有效減少延時器數量，高效實現均衡算法，結合高分辨雷達成像模擬系統數字平臺四路并行的特點，本文設計了基于FFA級聯的均衡算法高效結構，使用2個二路并行FFA級聯成需要的四路并行結構，然后將幅度非線性補償濾波器和全通相位補償濾波器2個結構前后串聯，組成高效均衡濾波結構，如圖7所示。

圖7 基于FFA級聯的均衡算法結構Fig.7 The structure of equalization algorithm based on cascade FFA

二路并行FFA 級聯可組成四路并行濾波器結構。四路并行結構需要9 個長度為N/4 的濾波算法，均衡濾波器由一個四路并行幅度補償濾波器和一個四路并行相位補償濾波器級聯組成，總需18N/4 個乘法器。降低復雜度的四路并行FIR 濾波器用矩陣形式表示如下：

其中

3 仿真與實驗驗證

3.1 系統幅相特性驗證

本文采用已有的帶寬為2 GHz高分辨雷達成像模擬系統來驗證所設計的非線性失真均衡算法，通過測試手段已獲得系統3 個通道的幅相非線性失真參數，其中通道1 的幅度及群時延特性曲線如圖8所示。根據測得的曲線進行相應的均衡濾波器設計，得到理想的補償濾波器曲線，如圖8所示（長虛線），本文所采用的四路并行全通均衡濾波器實現結構，對于N=128 階濾波器而言，所需乘法器個數為576 個，而傳統方法需要1024 個，節約了43.75%的乘法器資源。設計的均衡濾波器幅相特性如圖8所示（實線）。

本文設計濾波器的幅頻響應如圖8（a）（實線）所示，與理論幅頻曲線誤差（圖8（a），長虛線）比較，其誤差如圖8（c）所示，兩者擬合度較高，收斂度較好，剩余幅值波動范圍小于0.1 dB，相比于均衡前帶內幅度最大波動4 dB，通帶內波動改善了3.9 dB。本文設計的濾波器的群延遲響應如圖8（b）（實線）所示，與理論幅頻曲線誤差（圖8（b），長虛線）比較，有效帶寬內的群時延波動小于2 ns，低于一個系統量化采樣的周期，說明系統通道的非線性相位失真得到了有效的均衡校正。

圖8 均衡前后系統幅相特性Fig.8 The amplitude and phase characteristic before and after equalization

以通道1為參考通道，將另外2個通道間的幅度與群延遲曲線與參考做差得到相對誤差曲線。通道間的幅度波動低于0.4 dB，群時延波動低于1 個采樣周期，滿足技術指標，如圖9所示。

圖9 均衡后通道間幅相特性誤差Fig.9 The error of amplitude and phased characteristic between channels after equalization

3.2 高分辨成像效果驗證

對均衡后高分辨成像模擬系統的成像效果進行驗證，通過系統校準鏈路采集閉環回波數據進行脈沖壓縮處理，得出脈壓波形如圖10所示。可以看出系統經過均衡之后，由三次相位誤差引起的旁瓣不對稱有所改善，峰值旁瓣比抬升，遠端旁瓣降低，積分旁瓣比降低。

圖10 均衡前后信號脈壓結果對比Fig.10 Comparison of pulse compression results before and after equalization

4 總 結

本文針對高分辨雷達成像模擬系統中出現的幅相非線性失真問題，提出了基于數字調制的均衡方法，并分析了該算法在寬帶數字域的實現結構，提出了基于FFA 的級聯濾波器的FPGA 高效實現結構。與傳統陣列補償方法對比，實現四路128 階均衡器，本文的方法需要576個乘法器資源，而傳統方法需要1024個，節約了43.75%的乘法器資源。最后通過補償前后幅相效果以及高分辨脈壓波形的對比，驗證了本文并行均衡算法的高效性。本文算法具有通用性，可廣泛應用于包含數字信號處理平臺的高分辨雷達成像模擬系統中。